登录
首页 » Others » dsp2812 伺服电机开环控制源代码

dsp2812 伺服电机开环控制源代码

于 2021-05-06 发布
0 355
下载积分: 1 下载次数: 1

代码说明:

dsp2812 伺服电机开环恒压频比控制源代码

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • EKF-SLAM算法程序
    EKF-SLAM的算法,已经进行测试,可以直接使用,内有附有地图
    2020-12-06下载
    积分:1
  • MNIST手写字体识别(CNN+BP两种实现)-Matlab程序
    MNIST手写字 Matlab程序,包含BP和CNN程序。不依赖任何库,包含MNIST数据,BP网络可达到98.3%的识别率,CNN可达到99%的识别率。CNN比较耗时,关于CNN的程序介绍:https://blog.csdn.net/hoho1151191150/article/details/79714691
    2021-05-06下载
    积分:1
  • MATLAB/simulink短路电流仿真
    主要是学习了解不同短路类型的波形,可以进行单相接地,两相接地,两相短路和三相短路。
    2020-07-04下载
    积分:1
  • 文本相似度分析.vbs
    【实例简介】文本相似度分析.vbs
    2022-01-11 00:33:33下载
    积分:1
  • CH340 、USB转串口驱动、Win10 64位,亲测可用
    CH340 、USB转串口驱动、Win10 64位,亲测可用
    2020-12-03下载
    积分:1
  • 双容水箱实验报告(采用PID+模糊控制)
    该设计采用了PID+模糊的控制方法,对大滞后系统双容水箱进行控制,有较好的效果。且在报告中,对系统的建模、PID参数的影响等各方面都有了介绍...
    2020-12-10下载
    积分:1
  • 变步长MPPT
    外界环境一定的条件下,光伏电池输出的电流与电压不是线性的,并且功率特性曲线显示,光伏电池存在一个最大输出功率()的工作点,光伏电池应尽可能地工作在最大功率点处以提高光伏系统的效率。实际情况光照强度、温度一直处于不断变化中,最大功率点跟踪就是通过一定的控制装置和策略,调节等效输入阻抗,使电池获取最大可能的输出功率
    2020-12-05下载
    积分:1
  • java版GUI界面的学生成绩管理系统
    这是java版的学生成绩管理系统,采用GUI界面,swing组件进行设计,基本功能是对保存在数据库中学生成绩进行查询,添加,删除,修改,排序功能,较为简单。程序比较长,所以没怎么写注释,如有疑问可以给我发信件,PS:Student文件无用
    2020-12-06下载
    积分:1
  • 谱减法语音增强Matlab
    谱减法语音增强 用Matlab是实现谱减法语音增强达到消噪
    2020-11-30下载
    积分:1
  • MPU-6050 六轴传感器数据手册(中文)
    MPU-6050 六轴传感器数据手册(中文)T。pvewTop View88昌翼24123122212019CLKIN18 GNDCLKIN 118 GNDNc 217|NcNC 2Nc6NCNc 316NCMPU-6000MPU-6050Nc16 NCNc514NCAUX DA613VDDAUX_DA613VDDmoQB5B召azQFN PackageQFN Package24-pin, 4mm x 4mm xo9mm24-pin, 4mm x 4mm x 0.9mm+2+7.2典型应用GNDCr 10n2巴2222l2巴2凹2CLKINMPU600回而MPU-6050 sAX CLAUX CLGNDClVLOGIC△NDGNDTypical Operating Circuits73所用电容规格器件标签规格数量校准滤波电容(Pm10)C1陶瓷,Ⅹ7R,0.1uF±10%,2VVDD旁路电容(Pin13)C2陶瓷,Ⅹ7R,0.1uF±10%,4∨电荷泵电容(Pin20)C3陶瓷,Ⅹ7R,10UF±10%,50VLOGC旁路电容(Pin8)C4陶瓷,X7R,10uF±10%,4V7.4上电过程建议Power-Up Sequencing1. TVDDR is VDD rise time: Time for vdd to risefrom 10% to 90% of its final valueVDDR2. TVDDR is $100msec3. tvr is VLOGIC rise time: Time forVLOGIC to rise from 10% to 90% of its finalVDDvaltlVR4. TVGR is S3msec90%5. TvG-VDD is the delay from the start of VDDramp to the start of VLOGIC riseVLOGIC10%6. TVLGVDD is 20: VLOGIC amplitude mustalways be sVDD amplitude7. VDD and VLOGIC must be monotonicramps1.VLOG|C振幅必须sVDD振幅2.VDD上升时间(TvDR)为实际值的10%到90%之间3.VDD上升时间(TvDR)≤100ms4.ⅥLOGC上升时间( TVLGR)为实际值的10%到90%之间5. VLOGIO上爪时间(TvcR)≤3ms6. TVG-VDD为从VDD上升沿到LOG|C上升沿的时间7.VDD和ⅥLOGC必须是单调边沿7.5系统结构图CLKINCLKOUTacknowledgSCL FROMMASTER8clock pulse forSTARTacknowledgementconditionAcknowledge on the ic bus通信开始标志(S)发出后,主设备会传送一个7位的Save地址,并且后面跟着一个第8位,称为Read/ Write位。R^W位表小主改备是在接受从改备的数据还是在向其写数据。然后,主设备释放SDA线,等待从设各的应答信号(ACK)。每个字节的传输都要跟随有一个应答位。应答产生时,从设备将SDA线拉低并且在SCL为晑电平时保持低。数据传输总是以停止标志(P)结束,然后释放通信线路。然而,主设备也可以产生重复的开始信号去操作另一台从设备,而不发出结束标志。综上可知,所有的SDA信号变化都要在SCL时钟为低电平时进行,除了廾始和结束标志。SDA91-7891-7START ADDRESS RN ACKDATAACKDATAACK STOPconditionComplete IC Data Transfer如果要写MPU-60X0寄存器,主设备除了发出开始标志(S)和地址位,还要加一个R∧W位,0为写,1为读。在第9个时钟周期(高电平时),MPU-60X0产生应答信号。然后主设备开始传送奇行器地址(RA),接到应答后,开始传送寄存器数据,然后仍然要有应答信号,依次类推。单字节写入时序Master S AD+WRADATASlaveACKACKACK连续写入时序
    2020-12-05下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载