《Java并发编程之美》.zip

采用基于梳状导频的信道估计，并且采用QPSK调制。IFFT和FFT的点数为128，子载波个数为100，每符号上的比特数为2，每桢的OFDM符号数为12，导频之间的间隔为7，保护间隔长度为8，每比特信噪比为16，信噪比间隔为2。信道模型为带多普勒频移的瑞利衰落信道。多普勒频移为100，多径数为3，采样周期T=1。

时滞系统的模糊PID控制的matlab/simulink仿真模型，有详细的说明及参考资料。能够直接在matlab里运行

用于数据处理与建立数学模型，TOPSIS方法的详细步骤及举例，

SemEval-2014 Task 4数据集主要用于细粒度情感分析，包含Laptop和Restaurant两个领域，每个领域的数据集都分为训练数据、验证数据（从训练数据分离出来）和测试数据，非常适用于有监督的机器学习算法或者深度学习算法，如LSTM等。文件格式为.xml。情感分析资源大全：http://blog.csdn.net/qq280929090/article/details/70838025

【实例简介】利用Matlab/Simulink 与Ti CCS对C2000/28335 进行建模和自动代码生成，从安装包的安装到模型建立，最后硬件配置、代码生成和在线调试。

可以跑得程序哦，有文字说明.参加飞思卡尔赛的同志们可以看一下啦

一些关于HMM模型的期刊论文，都是比较好的期刊的，主要内容是与HMM有关的一些识别和异常检测的论文，附加一个HMM最基础算法的代码（C++）。

【实例简介】任何事务都是一分为二的有利就有弊我们发现现在越来越多的工程师不关心自己的电路实现形式以为我只要将功能描述正确其它事情交给工具就行了在这种思想影响下工程师在用HDL语言描述电路时脑袋里没有任何电路概念或者非常模糊也不清楚自己写的代码综合出来之后是什么样子映射到芯片中又会是什么样子有没有充分利用到FPGA的一些特殊资源遇到问题立刻想到的是换速度更快容量更大的FPGA器件导致物料成本上升更为要命的是由于不了解器件结构更不了解与器件结构紧密相关的设计技巧过分依赖综合等工具工具不行自己也就束手无策导致问题迟迟不能解决从而严重影响开发周期导致开发成本急剧上升。 目前我们的设计规模越来越庞大动辄上百万门几百万门的电路屡见不鲜同时我们所采用的器件工艺越来越先进已经步入深亚微米时代而在对待深亚微米的器件上我们的设计方法将不可避免地发生变化要更多地关注以前很少关注的线延时我相信ASIC设计以后也会如此此时如果我们不在设计方法设计技巧上有所提高是无法面对这些庞大的基于深亚微米技术的电路设计而且现在的竞争越来越激励从节约公司成本角度出发也要求我们尽可能在比较小的器件里完成比较多的功能。 本文对读者的技能基本要求是熟悉数字电路基本知识如加法器计数器RAM等熟悉基本的同步电路设计方法熟悉HDL语言对FPGA的结构有所了解对FPGA设计流程比较了解。

经过整理的中国行政区shp，包含全国、省、市3个shp。包含台湾省。

使用stm32f334单片机HRTIMER产生BUCK电源电路的PWM和用于全桥逆变的SPWM波。