锁相环（PLL）系统，鉴相器（PD），压控荡器（VCO）和低通滤波器（LPF

动态心电图绘制，通过qt定时器，实现心电图从左往右进行绘制，到达坐标轴最大值后，再从左往右继续进行绘制。添加了模拟数据到来的定时器，在定时器槽函数内加入队列。这部分的函数可以用做实际工程TCP/串口数据到来加入队列缓存。文章地址：https://blog.csdn.net/DoleH/article/details/86489639

VHDL语言的简易交通灯程序，已经用开发板测试通过，希望我用的是好的，你用，同样是很好的效果，哈哈

该程序为完整的代码，纯c语言编写的学生管理系统，大一写的，含管理者和用户两种登陆方式，功能完整，难度适中，各个板块也可以相互借用，实用性很高

截取IE11浏览器WSASend实例

【摘要】介绍了利用现场可编程逻辑门阵列FPGA实现直接数字频率合成（DDS）的原理，以及以DDS为核心的信号发生器。重点介绍了DDS技术在FPGA中的实现方法，给出了采用ALTERA公司的FLEX系列FPGA芯片FLEX10K进行直接数字频率合成的VHDL源程序。【关键词】 直接数字频率合成(DDS); 现场可编程逻辑器件(FPGA);硬件描述语言(VHDL)；【前言】随着数字技术在仪表和通信系统中的广泛应用,一种从参考频率源生成多种频率的数字控制方法应运而生,这种技术被称为直接数字合成(DDS)。DDS技术是一种从相位概念出发直接合成所需波形的一种新的全数字频率合成技术。目前各大芯片

数字钟要求显示时间、日期、闹钟设定时间。利用切换按键进行年月日、时间、闹钟定时操作，三种状态均可用增减两个按键进行调整，对于选中的数码管调整位，通过闪烁表示已经选中，例如：首先切换至日期，选中表示“年”的数码管，那么选中的位进行0.5秒的闪烁表示选中，其次可通过增减按键进行数字的增减。另外在按键消抖后，每次按键按下，蜂鸣器响表示已经按下；设定的闹钟到时候，按下任何按键均停止蜂鸣器，若没有按键按下，蜂鸣器长响至1min时长后，自动停止

三维点云重建，基于cmake，pcl，已成功调试可以稳定运行

完整的OFDM仿真。基于matlab平台开发，包含了信道卷积编码，信道交织编码，导频，降PAPR矩阵变化，IFFT，定时同步，频率同步，解交织等等一系列的完整过程。

蓝牙模块中的2/3FEC编解码源程序，在VC++下编译通过。

串行级联cpm系统MATLAB仿真，毕业设计完整程序