导引头模型仿真

EtherCAT Slave Stack Code Tool 5.12 (SSC Tool 5.12) 当前最新版，实测可用

语音信号处理实验教程(MATLAB源代码)，书籍配套完整源代码。语音信号处理实验教程-源代码

动态系统辨识 导论与应用 因本网站一次最多只能上传100MB，而本电子资源质量很好，体积大，故分为两次上次上传，请都下下来解压

【实例简介】该文档为3GPP国际标准组织发布的最新5G规范，R16，主要为基站无线发送和接收技术方面，主要章节为： 1 Scope 2 Reference 3 Definitions,symbols and abbreviations 4 General 5 Operating bands and channel arrangement 6 Conducted transmitter characteristics 7 Conducted receiver characteristics 8 Conducted performance requirements 9 Radiated transmitter characteristics 10 Radiated receiver characteristics 11 Radiated performance requirements Annex A (normative): Reference measurement channels Annex B (normative): Error Vector Magnitude (FR1) Annex C (normative): Error Vector Magnitude (FR2) Annex D (normative): Characteristics of the interfering signals Annex E: Void Annex F (normative): Relationship between EIRP based regulatory requirements and 3GPP requirements Annex G (Normative): Propagation conditions Annex H (informative): Change history

用matlabGUI界面写的体绘制的三维重建，用了很多种方法，因为本身也是小白，所以注释学的很详细，压缩包里两个文件一起打开就可以使用了，但是你需要有原始图片哦，这里因为保密就不提供数据了

关于DSP的C6000系列，特别是C6713型号，中断设置的过程，和程序实例，具有很高的参考价值。

数字逻辑设计课程大作业。3人合作完成用VHDL语言实现，内含实验报告和源代码。游戏特点有：不同难度级别、计分功能、生命值、绚丽结束画面、砖块形转方便修改、随机发射速度、挡板不同位置反射角不同、小球速度、挡板宽度可变通过FPGA实验板和VGA测试。

基于MATLAB的机器人避障程序，采用网格图作为环境

verilog 数字钟设计，功能齐全（1）设计一个数码管实时显示时、分、秒的数字时钟（24小时显示模式）；（2）可以调节小时，分钟。（3）能够进行24小时和12小时的显示切换。（4）可以设置任意时刻闹钟，并且有开关闹钟功能。（5）有整点报时功能，几点钟LED灯闪亮几下。（6）有复位按键，复位后时间从零开始计时，但闹钟设置时间不变。

基于 STM32 的多路AD采集程序 使用DMA.使用两路AD同时进行采样。