登录
首页 » Others » 应用matlab实现连续信号的采样与重构

应用matlab实现连续信号的采样与重构

于 2020-12-10 发布
0 309
下载积分: 1 下载次数: 6

代码说明:

通过详细的方案设计,利用matlab实现信号的多种采样与重构,附带matlab源码和结果图。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Kvaser_USBCAN与simulink实现数据共享所需插件及安装说明
    包含simulink VehicleNetworkToolbox工具支持kvaser设备的安装包插件及安装配置说明,kvaser最新版本驱动,Kvaser与simulink通信测试demo(亲测),对实际总线上的信号上传给simulink实时仿真提供了解决思路。
    2020-12-01下载
    积分:1
  • qt界面+python摄像机调用
    本代码小巧玲珑,实现一个界面,且在界面上有打开相机按钮和关闭相机按钮。可打开电脑相机或usb相机。
    2020-12-10下载
    积分:1
  • Origin 2017
    Origin/OriginPro 2017已经发布,以前的破解都失效了,附件内的破解程序经测试1周无大C。源程序下载地址见附件内。
    2021-05-06下载
    积分:1
  • 遗传算法解决车辆路径(VRP)
    源代码是解决车辆路径问题的。就是在进行染色体交叉时,一定要注意基因结构的问题。根据具体应用情况,尽量要保证好的基因结构遗传到后代中。其实此时的交叉变异等所有的操作,考虑的是基因结构,而不是单个的基因。所以在设计编码方式时就要考虑到设计出良好的基因结构。便于分割和组合的结构是好的设计。
    2020-11-27下载
    积分:1
  • multisim仿真实例 包含模电教材大多数教学电路,250个仿真文件
    multisim仿真实例(包含模电教材大多数教学电路,250个仿真文件
    2020-12-02下载
    积分:1
  • 机器学习数据预处理葡萄酒数据集wine_data
    机器学习数据预处理葡萄酒数据集wine_data.csv,标准化,归一化
    2020-12-06下载
    积分:1
  • FPGA+AD7606并行8通道采集源Verilog
    这人本人一个项目中的源程序,采用AD7606不间断8路不间断采集外部电压,送到FPGA之后,再由FPGA经过Cypress芯片与PC机通信。FPGA+AD7606并行8通道采集源Verilog程序,FPGA+AD7606并行8通道采集源Verilog程序,FPGA+AD7606并行8通道采集源Verilog程序,FPGA+AD7606并行8通道采集源Verilog程序,FPGA+AD7606并行8通道采集源Verilog程序,FPGA+AD7606并行8通道采集源Verilog程序
    2021-05-07下载
    积分:1
  • 彩虹岛辅助(易语言源码)
    彩虹岛辅助(易语言源码)
    2020-12-10下载
    积分:1
  • 北斗B1C B2a伪码生成的MATLAB代码
    北斗B1C、B2a导频路和数据路伪码生成代码generateB1CDcode.m B1C数据路主码generateB1CPcode.m B1C导频路主码generateB1COcode.m B1C导频路子码generateB2aDcode.m B2a数据路主码generateB2aPcode.m B2a导频路主码generateB2aOcode.m B2a导频路子码
    2020-12-01下载
    积分:1
  • MDC-Max机床监控与数据采集系统
    MDC-Max机床监控与数据采集系统
    2020-12-04下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载