仿真均匀直线阵列、均匀平面阵列、均匀圆形阵列的方向图.rar

呕心沥血找到的，k60的很全的数据手册了，20兆~K6OP144M100SF2RM. pdfK60 Sub-Family Reference Manual, Rev. 6, Nov 2011第一章关于本文档1.1概述1.1.1目的夲文档描述了飞思卡尔K60系列微控制器的特征、结构和编稈方法1.1.2读者本文档上要是面向即将或者是已经使用K60开发系统的系统设计工程师和软什应用开发者。1.2习惯性约定1.2.1编号制度下的下标标志着不冋的编号系统下标标识b二进制的数字:例如十进制5用二进制表示为101b。某些情况下二走制数字也是用前缀0b来表小进制数字:一般在容易混淆的地方才会便用这个下标。一般情况下,十进制数字不使用下标h六进制数字:例如|进制60用|六进制3Ch来表示。茉些情况下,十六进制也使用前缀0X来表示。1.2.2标识符号本文件使用一下标识符号举例说明placeholder. x斜体的项H是为您提供的占位符的信息。斜体文字也用于出版物的标题和强调。纯小写字母也被用来作为单一的字母和数字的占位符。coae固定宽度的类型表示必须严格按照显示的文本进行输入。它用于指令助记符,指令,标示符,子命令,参数,和运算符。固定宽度的类型乜可用于示例代码。指令助记符和命令在文本和表格中仝部使用大与,例如:BSR。SRISCM]括号中的助记待表示寄存器某个字段的命名,例如SR寄存器的SCM位(段)。REVNOL6: 4, XAD[7: 0]括号内使用冒号隔开的数字表示●寄仔器某个命名字段:例如 REVNO6:4」表示REVNO寄存器的06位。●单个总线的信号范围:例如XAD7:0表示XAD总线的0-7号位。EditbyiliE:soonli@qq.comK6OP144M100SF2RM. pdfK60 Sub-Family Reference Manual, Rev. 6, Nov 20111.2.3特殊说明卜列的词汇具有特妹的含义:术含义assert某个信号的状态如下所示置高时会被激活置低时会被激活deasserted某个信号的状态如下所示置高时会被禁止置低时会被禁止reserved个内存的空间,寄存器,或者区域是留作将来使用的,写入时会产生不可预料的结果EditbyiliE:soonli@qq.comK6OP144M100SF2RM. pdfK60 Sub-Family Reference Manual, Rev. 6, Nov 2011作者黑li源文件名称:K60P44M0SF2 RM. pdf源文件版本:K60 Sub-Family reference manual,Rev.6,Nov201目标文件版本:0.1最后编辑日期:2012.04.21.17.37修改说明:初稿,夲人水平有限,红色部分是在是没能直接翻译出来。汗,别笑我哈EditbyiliE:soonli@qq.comK6OP144M100SF2RM. pdfK60 Sub-Family Reference Manual, Rev. 6, Nov 2011第二章引言2.1概述夲章概述了 Kinetis系列以及其中的K60系列,还对设备所涵盖的模块进行了概括描述。2.2K60系列引言K60微控制器系列具有以下性能:IEEE1588以太网,全速和高速USB2.00n-The-Go带改备充电探测,硬件加密和防窜改探测能力。肀富的模拟、通信、定时和控制外改从100LQFP封装256KB闪存开始可扩展到256 MAPBGA1MB闪存。大闪存的K60系列器件还可提供可选的单精度浮点单元、NAND內存控制器和DRAM控制器2.3功能模块分类器件按照功能分为不同的模块,下面的章节对每个功能模块有着史详细的描述。表格2-1功能模块分类模块描述ARM Rotex-M4内核32位 ARM Crotex-M内核,只有DSP指令和单精度浮点运算单元,1.25DMIPS / MHZ,基于ARMv7结构,在某些系列中还包括16KB的数据/指令高速缓冲。系统模块系统集成控制模块电源管理和模式控制多种电源模式可供选择:运行、等待、停止和掉电模式低漏电流唤陧单元杂项控制单元交义开关内存保护单元内部总线直接内存访问(DM)控制器与复用器,增加可用的DMA请求外部看门狗存储内部存储器包括程序存储器FlexNvMFlexRAM可编程 FLASH编程加速内存SRAM外部存储和设备控制总线接口: FlexBus串行可编程接口: EzPortNAND flash控制器时钟可选的多个时钟源:包括内部时钟和外部时钟为系统提供系统时钟的振蕩器EditbyiliE:soonli@qq.comK6OP144M100SF2RM. pdfK60 Sub-Family Reference Manual, Rev. 6, Nov 2011为实时时钟提供时钟源的振荡器加CRC模块硬件加窣和随机数发牛器模拟集成可编程放大增益的高速AD转换器模拟比较器DA转换器内部参老电压定时器可编程延时模块柔性定时器周期性中断定时器低功耗定时器载波调制定时器实时时钟通信以太网MAC控制器支持IEEE1588协议USB0TG内嵌全速/低速PHYUSB支持设备充电检测功能USB自带电压调节功能髙速USB控制器UPI接凵CANSPI12CUARTSD主机控制器人机界面GPIO硬件电容触摸屏接口2.3.1 Rotex-M4內核模块器件内包含以下核心模块表格2-2核心模块模块描述ARM Cortex M4ARM Cortex内核是最新的 Cortex系列处理器主要针对成本敏感、目标确定性、中断驱动的应用而推出的Cortex M内核是基于ARMv7构架,: Thumb-21SA了集兼容 Cortex w3、 Cortex m1和 Cortex mo核心Cortex M4改进包括增加了ARMv7 Thumb2DSP(与ARMv7A/R构架相兼容的),32位SIMD指令(单指令多数据饱和运算指令中断控制器(NVIC)ARM7-M构架的异常和中断处理器(NVIC)使用可重新定位的中断向量表,支持多个可配置优先级的外部中断和个不可屏版中断EditbyiliE:soonli@qq.comK6OP144M100SF2RM. pdfK60 Sub-Family Reference Manual, Rev. 6, Nov 2011重映射寄存器简化了编程难度,中断控制单元包含着中断函数的地址,相应的中断程序地址通过指令总线在中断向量表中杏找获得。前十六个入口分配给内核的内部中断,剩下的由外围器件使用。异步唤醒中断控制器(AWIC)在停止模式下,异步唤酲中断控制器檢测异步唤醒事件,并向时钟控制单元发送信号来唤醒系统时钟。当系统时钟启动后,中断控制器开始检测中断,进行常规中断和事件的处理。调试接冂绝大部分器件的调试部分都是基于AM的 CoreSight构架,此构架提供了四个调试接口°IEEE1149.1JTAGIEEE 1149. 7 JTAG (CJTAGrial Wire debug (SWD)ARM Real-time Trace nterface2.3.2系统模块器件内包含以卜系统模块表2-2系统模块模块描述系统集成控制模块(S)系统集成控制模块实现部分模块的·些基本的配置功能系统控制模块(SMC)系统控制模控制和保护系统在各个电源模式的切换,控制电源管毘模块(Pλ),在电源切换时复位整个系统。电源管珥模块(PMO)电源箮理单元提供多种电源模式。不同的电源模式可以为使用者提供最佳的功耗模式。包括上电复位,可编程阀值的掉电检测。低漏唤醒单元L)低漏唤醒单元支持多种内部/外部唤醒模式杂项控制模块(MCM设置嵌入式跟踪调试单元交叉开关(XBS)交叉开关连接着主机总线和外围器件总线,他能实现总线上所有的主机访问任意的从机,在不同的主机访问相同的从机时提供优先级仲裁内存保护单元(MPU提供内存保护和任务隔离功能,并监视总线上主机和从机的通信外围设备总线根据交义开关的配置,位大部分外国器件的存取提供接口。DMA复用器( DMAMUXDMA复用器在众多的DMA请求中,挑选出16个传递给DMA控制器内存直接读取控制器(DMA)外部看门狗监视器EWM软件看门狗(WDOG)EditbyiliE:soonli@qq.comK6OP144M100SF2RM. pdfK60 Sub-Family Reference Manual, Rev. 6, Nov 20112.3.3存储和存储接囗器件包含以下的存储器和存储接口表格2-4存储和存储接口模块描述闪存( Flash memory)程序存储区,可执行代码的非易失存储器FlexMemory:包含以下类聖的存储器LexNvm:非易失存储器,可是存放可执行代码,数据或者是模拟 EEPROMFlexray:随机读取寄存器,可以用作传统的RAM,也可用作扃耐写的 EEPROM或者是加速闪存编程编程闪存:编程加速RAM,用于加速 Flash编程。闪存控制器管片上和外围的存储模块的接∏(Flash memory controller)随机动态存储器(SRAM)内部的RAM,一部分RAM在低漏模式下仍能保持供电。随机动态存储器控制器管珥核心和外设存取系统RAM。(SRAM controller)系统寄存器块32位的寄存器,在VDD供电的听有电源模式下都可以访问BAT寄存器块32位的寄存器,在VBAT供电的所有电源模式下都可以访可编程串行接口( EzPort)和业界标准的SPI闪存使用相同的的串行接口,命令集为其子集。能够读、擦除和编程闪存闪存编程后用复位命令重启系统FlexBus六个独立的、可由用户设置的片选信号,可以与外部SRAM、PROM、 EPROM、 EEPROM、闪存和其他外设无缝接∏8位、16位和32位数据总线宽度,提供复用或非复用的地址和数据总线的配置2.3.4时钟器件包含以下的时钟模块表2-5时钟模块模块描述多时钟发生器(MG)提供多个时钟源包括锁相环-压控振荡器锁频环-数控振荡器内部参考时钟可以为其他片上外设提供时钟系统时钟振荡器系统振荡器,在与外部晶体或谐振器的结合EditbyiliE:soonli@qq.comK6OP144M100SF2RM. pdfK60 Sub-Family Reference Manual, Rev. 6, Nov 2011为MCU产一个参考时钟实时时钟振荡器独立电源供电的实时时钟振荡器提供一个32KHZ时钟信号,当然他也可以用作主振荡器为系统提供时钟信号。2.3.5安全和完整性模块器件包含以下的安全和完整新模块表26安全和完整性模块模块描述加密加速单元(CAU)支持DES、3DFS、AES、MD5、SHA-1和SHA-256算法简单的C调用飞思卡尔优化后的加密函数随机数4成器(RNG)支持数字签名标准中定义的密钥牛成算法(参考http://www.itl.nistgov/fipspubs/fip186.htm)集成的熵源能够为RNGB提供熵,以获取种子冗余循环校验(CRC)采用16位或32位移位寄存器的CRC发生器电路16/32位CRC用户可配置可编程的生成器多项式·误码检测功能可以检测所有单、刈、奇误码及大多数多位误码可编程的初始种子值高速CRC计算通过转置寄存器转置输入数据和CRC结果,此为可选特性,用于某些字节是⊥sb格式的应用2.3.6模拟外设器件包含以下的模拟模块表2-7模拟模块模块描述16位具有可编程增益功能的ADC16位的逐次逼近型ADC,具有可编程增益功模拟比较器全电压蒞闱内比较两个模拟输入信号6位的DAC64抽头的梯形电阻网络,向需要电压基准的应用提供基准12位的DAC低电压通用型DAC,可以输出到外部引脚,也作为一个模拟比较或者是ADC的输入。电压参考(VRF可配置的修止寄存器,以0.5m为单位递增,在复位后自动加载室内温度值。可以用于医疗,比如说血糖仪。为模拟外设或者是电压传感器提供参考电压。如ADC. DAC, CMP.EditbyiliE:soonli@qq.com

Numerical Analysis - 9th - (Burden & Faires)

人脸表情识别源程序，用MATLAB编写，六种基本表情。有原表情，测试表情

SpringBoot整合Mybatis，可直接运行实例，并附有整合说明文档

现代数字信号处理及其应用习题解答 何子述版，原书PDF格式

【实例简介】系统的模块包括系统管理、专业设置、班级设置、学生信息管理、课程信息管理、成绩信息管理、用户操作七个模块。每个模块负责相应的功能。系统采用ADO.NET技术实现对数据库的访问操作，使用Microsoft Access数据库作为后台数据库。

multisim 11的TL494模型仿真

PCI+EXPRESS体系结构导读，王齐，我下载合为一本，希望对你有帮助。PCI Express体系结构导读王齐编著★机械工业出版社本书讲述了与Pc及 PCI Express总线相关的最为基础的内容,并介绍了一些必要的、与PCI总线相关的处理器体系结构知识,这也是本书的重点所在。深入理解处理器体系结构是理解PCI与 PCI Express总线的重要基础。读者通过对本书的学习,可超越PCI与 PCI Express总线自身的内容,理解在一个通用处理器系统中局部总线的设计思路与实现方法,从而理解其他处理器系统使用的局部总线。本书适用于希望多了解一些硬件的软件工程师,以及希望多了解一些软件的硬件工程师,也可供电子工程和计算机类的研究生自学参考。图书在版编目(CIP)数据PCI Express体系结构导读/王齐编著.一北京:机械工业出版社,2010.3lBN978-7-111-29822-9.①P…Ⅱ.①王…Ⅲ.愚线一结构Ⅳ.①TP35中国版本图书馆CIP数据核字(2010)第028735号机械工业出版社(北京市百万庄大街2号邮政编码1007)责任编辑:车忱责任印制:洪汉军三河市宏达印刷有限公司印刷2010年3月第1版·第1次印刷l84mmx260mm·28.5印张·704T子0O0I-3500册标准书号:ISRN9787-1129829定价;5500元凡购本书,如有缺页、倒页、脱页,由本社发行部调换电话服务网络服务社服务中心:(010)8861066销售一部:(00)6326294门户网:址:/wmok.m销售二部:(010)88379649教材网:htp:∥www.amped.com读者服务部:(O10)6899821封面无防伪标均为盗版序PCI Express总线是新一代的O局部总线标准,是取代PCI总线的革命性总线架构PCI总线曾经是PC体系结构发展史上的一个里程碑,但是随着技术的不断发展,新涌现出的一些外部设备对传输速度和带宽有更高的要求,如千兆和万兆以太网、4Gb/8Gb的 FiberChannel和高速显示设备等。同时有些外部设备对总线的服务质量还有更严格的要求。PCI总线在设计之初并没有考虑这些因素,因此并不能完全满足这些外部设备的需要。PCI Express总线正是在这种背景下应运而生的。在2001年的春季英特尔开发者论坛上,英特尔公布了取代PCI总线的第三代L0技术,当时被称为“3GIO”。经 PCI-SIG审核,于202年7月正式公布了第一版规范,并更名为 PCI Express。从2004年开始, PCI Express总线逐渐全面取代PCI和ACP总线,成为新的局部总线工业标准。与PCI总线的共享并行架构不同, PCI Express总线使用高速串行传送方式,能够支持更高的频率,连接的设备不再像PCI总线那样共享总线带宽。除此之外 PCI Express总线还引人了一些新特性,如流量控制机制、服务质量管理、热插拔支持、数据完整性和新型错误处理机制等。而且 PCI Expres总线在系统软件级与PCI总线保持兼容,最大程度上降低了系统软件从原有的PCI总线体系结构移植到 PCI Expres总线体系结构的难度。目前关于 PCI Express总线规范的文献和书籍已有多种,但多集中在介绍规范本身。对于广大的开发者来说,能够从处理器系统的角度了解 PCI Express总线功能,无疑更有实用价值。无论是系统外部设备的开发、驱动程序的编写,还是其他系统软件的开发,处理器系统始终处于核心位置。本书正是从处理器系统的视角来讲述 PCI Express总线的体系结构,较为细致地介绍了如何使用FPGA实现一个基于PCle总线的外部设备,以及基于Linx系统的 PCI/PCI Express总线驱动程序和设备驱动程序。本书对于 PCI Express总线相关的软硬件开发人员具有很高的参考价值。PCI Express总线规范仍在不断发展。总的来说, PCI Express总线规范提出的最新技术概念往往在英特尔的x86处理器系统和外部设备中最先出现。本书的作者王齐先生,目前工作于英特尔开源技术研究中心,对处理器体系结构和Lmx系统核心技术均有深入研究,相信本书的读者能够从他的经验分享中获益。杨继国英特尔开源技术中心Ⅲ前言PCⅠI与 PCI Express(PCle)总线在处理器系统中得到了大规模应用。 PCISIG也制定了系列PCI与 PCI Express总线相关的规范,这些规范所涉及的内容庞杂广泛。对于已经理解了PCI与 PCI Express总线的工程师,这些规范便于他们进一步获得必要的细节知识。对于刚刚接触PCI与 PCI Express总线的工程师,这些规范性的文档并不适合阅读。在阅读这些规范时,工程师还需要具备一些与体系结构相关的基础知识,这恰是规范并不涉及的内容。对于多数工程师,规范文档适于查阅,而不便于学习。本书将以处理器体系结构为主线介绍 PCI Express总线的组成,以便读者进一步理解PcIExpress总线协议。本书并不是关于PCI和 PCI Express总线的百科全书,因为读者完全可以通过阅读PCI和 PCI Express总线规范获得细节信息。本书侧重的是PCI和 PCI Express总线中与处理器体系结构相关的内容。本书不会对PCI总线的相关规范进行简单重复,部分内容并不在PCI总线规范定义的范围内,例如HOST主桥和RC。PCI总线规范并没有规定处理器厂商如何实现HOST主桥和RC,不同的处理器厂商实现的HOST主桥和RC有较大差异,而这些内容正是本书所讨论的重点。此外本书还讲述了一些在PCI总线规范中提及,但是容易被忽略的一些重要概念。本书共由三篇组成。第Ⅰ篇(第1~3章)介绍PCI总线的基础知识。第Ⅱ篇(第413章)介绍 PCI Express总线的相关概念。第Ⅱ篇的內容以第Ⅰ篇为基础。从系统软件的角度来看, PCI Express总线向前兼容PCI总线,理解 PCI Express总线必须建立在深刻理解PCI总线的基础之上。读者需要按照顺序阅读这两篇。第1章主要说明PCl总线涉及的一些基本知识。有些知识稍显过时,但是在PC总线中出现的一些数据传送方式,如 Posted、Nn- Posted和 Split数据传送方式,依然非常重要,也是读者需要掌握的。第2章重点介绍PCI桥。PCI桥是PCI及 PCI Express体系结构的精华所在,本章还使用了一定篇幅介绍了非透明桥。非透明桥不是PCI总线定义的标准桥片,但是在处理器系统之间的互联中得到了广泛的应用。第3章详细阐述PCI总线的数据传送方式,与 Cache相关的内容和预读机制是本章的重点。目前pC与 PCI Express对预读机制的支持并不理想。但是在可以预见的将来, PCI EXpres总线将充分使用智能预读机制进一步提高总线的利用率。第4章是 PCI Express篇的综述。第5章以 Intel的笔记本平台 Montevina为例说明RC的各个组成模块。实际上RC这个概念,只有在x86处理器平台中才真正存在。其他处理器系统中,并不存在严格意义上的RC。第6、7章分别介绍 PCI Express总线的事务层、数据链路层和物理层。物理层是PCIExpress总线的真正核心,也是中国工程师最没有机会接触的内容。这也是我们这一代工程师的遗憾与无奈。第8章简要说明了 PCI Express总线的链路训练与电源管理。第9章主要讨论的是通用流量控制的管理方法与策略。 PCI Express总线的流量控制机Ⅳ制仍需完善,其中不等长的报文长度也是限制 PCI Express总线流量控制进一步提高的重要因素。第10章重点介绍MS和MSI-X中断机制。MS中断机制在PCI总线中率先提出,但是在PCⅠ Express总线中也得到大规模普及。目前x86架构多使用MSIX中断机制,而在许多嵌入式处理器中仍然使用MSI中断机制。第11章的篇幅很短,重点介绍PCI和 PCI Express总线中的序。有志于学习处理器体系结构的工程师务必掌握这部分内容。在处理器体系结构中有关 Cache和数据传送序的内容非常复杂,掌握这些内容也是系统工程师进阶所必须的。第12章讲述了笔者的一个实际设计—Capc卡,简单介绍了 Linux设备驱动程序的实现过程,并对 PCI Express总线的延时与带宽进行了简要分析。第13章介绍PCI总线与虚拟化相关的一些内容。虚拟化技术已崭露头角,与虚拟化相关的一系列内容将对处理器体系结构产生深远的影响。目前虚拟化技术已经在x86和 PowerPC处理器中得到了广泛的应用第Ⅲ篇以Linx系统为实例说明PCI总线在处理器系统中的使用方法,也许有许多读者对这一篇有着浓厚的兴趣。Iinx无疑是一个非常优秀的操作系统。但是需要提醒系统工程师,lix系统仅是一个完全开源的操作系统。对于有志于学习处理器体系结构的工程师,学习 Linux系统是必要的,但是仅靠学习 Linux系统并不足够。通常说来,理解处理器体系结构至少需要了解两三种处理器,并了解它们在不同处理器上的实现。尺有所短,寸有所长。不同的处理器和操作系统所应用的领域并不完全相同。也是因为这个原因,本书以 PowerPC和x86处理器为基础对PCI和 PCI Express总线进行说明。本书在写作过程中得到了我的同事和在处理器及操作系统行业奋战多年的朋友们的帮助。在Linx系统中许多与处理器和PCI总线相关的模块,都有着他们的辛勤付出。刘建国和郭超宏先生审阅了本书的第Ⅰ篇。马明辉先生审阅了本书的第Ⅱ篇。张巍、余珂与刘劲松先生审阅了第13章。吴晓川、王勇、丁建峰、李力与吴强先生共同审阅了全书。本书第12章中出现的 Capric和 Cornus卡由郭冠军和高健协助完成。看着他们通过对PCI Express总线理解的逐渐深入,最终设计出一个具有较高性能的 Cornus卡,备感欣慰。此外杨强浩先生也参与了 Capric和 Cornus卡的原始设计与方案制定,在此对他及他的团队在这个过程中给予的帮助表示感谢,我们也一道通过这两块卡的制作进一步领略了 PCI EX-press总线的技术之美。个优秀的协议,从制定到广大技术人员理解其精妙之处,再到协议应用到一个个优秀产品中,需要更多的人参与、投人、实践,这也是编写此书最大的动力源泉。本书的完成与我的妻子范淑琴的激励直接相关, Capricornus也是她的星座。还需要感谢本书的编辑车忱与策划时静,正是他们的努力使得本书提前问世。对本书尚留疑问的读者,可通过我的邮箱sailing.w@gmail.com与我联系。最后希望这本书对您有所帮助。作者目录序前言第丨篇PC|体系结构概述第1章PC|总线的基本知识3第2章PC|总线的桥与配置……281.1PCI总线的组成结构………52.1存储器域与PCI总线域…281.1.1HOsT主桥2.1.ICPU域、DRAM域与存储器域…291.1.2PCI总线…………72.1.2PCI总线域…301.1.3PCI设备…………1.3处理器域1.1.4HOST处理器82.2HOST主桥…………321.1.5PCI总线的负载…2.2.1PCI设备配置空间的访间机制……331.2PCI总线的信号定义曹重量自道2.2.2存储器域地址空间到PCI总线1.2.I地址和数据信号中看语面“,·域地址空间的转换1.2.2接口控制信号……02.2.3PCI总线域地址空间到存储器123仲裁信号……………12域地址空间的转换…………371.2.4中断请求等其他信号····:122.2.4x86处理器的HOST主桥………401.3PCI总线的存储器读写总线事务…132.3PCI桥与PCI设备的配置空间…421.3.1PCI总线事务的时序…142.3.1PI桥………………………421.3.2 Posted和Non- Posted传送方式………52.3.2 PCI Agent设备的配置空间………441.3.3HOST处理器访问PCI设备162.3.3PCI桥的配置空间501.3.4PCI设备读写主存储器……82.4PCI总线的配置…………531.3.5 Delayed传送方式……24.1Type01h和 Type 00h配置请求1.4PCI总线的中断机制…22.42PCI总线配置请求的转换原则…551.4.1中断信号与中断控制器的连接2.4.3PCI总线树Bus号的初始化…关系………………………………212.4.4PCI总线 Device号的分配……591.4.2中断信号与PCI总线的连接2.5非透明PCI桥关系……2225.1 Intel21555中的配置寄存器…621.4.3中断请求的同步………………23252通过非透明桥片进行数据传递…631.5PCI-X总线简介…吾量由……252.6小结651.5.1 Split总线事务…25第3章PC总线的数据交换甲·看当血61.5.2总线传送协议………263.1PCI设备BAR空间的初始化……6653基于数据块的突发传送…3.1.1存储器地址与PCI总线地址1.6小结27的转换3.1.2PCI设备BAR寄存器和PCI桥空间进行DMA读写……………8Base、 Limit寄存器的初始化3.3.4PCI设备进行DMA写时发生3.2PCI设备的数据传递69Cache命中………………………823.2.1PCI设备的正向译码与负向3.3.5DMA写时发生 Cache命中译码………………………………69的优化………85322处理器到PC设备的数据传送…713.4预读机制……863.2.3PCI设备的DMA操作……………723.4.1指令预读3.24PCI桥的 Combining、 Merging34.2数据预读···89和 Collapsing中··自串暮暮福品品画733.4.3软件预读…93.3与 Cache相关的PCI总线事务…74344硬件预读……933.3.1 Cache一致性的基本概念…3.4.5PCI总线的预读机制…………943.3.2PCI设备对不可 Cache的存储器3.5小结··即自甲要普有当布普面首由a…98空间进行DMA读写3.3.3PCI设备对可 Cache的存储器第‖篇Pc| Express体系结构概述第4章PCe总线概述5.1.1 EPBAR寄存器……1444.1PCIe总线的基础知识…………lO51.2 MCHBAR寄存器………………1444.1.1端到端的数据传递……………0n5.I.3其他寄存器…………l444.1.2PCle总线使用的信号…1035.2 Montevina平台的存储器空间的4.1.3Pcle总线的层次结构…07组成结构………………,1454.1.4Pcle链路的扩展…I085.2.1 Legacy地址空间…………l474.1.5PCIe设备的初始化…………Il052.2DRAM域474.2PCe体系结构的组成部件……25.2.3存储器域…144.2.1基于PC架构的处理器系统…25.3存储器域的PCI总线地址4.2.2RC的组成结构………………1l7间……………………………504.2.3 Switch解着喜+「中··鲁曲曲「85.3.1PCI设备使用的地址空间………1504.24VC和端口仲裁……1205.3.2FCIe总线的配置空间………………5l425 PCle-to-PCLPCI-X桥片………1225.4小结·::···中.d;=·".:7544.3PCIe设备的扩展配置空间…123第6章PCe总线的事务层…7554.3.1 Power Management Capability6.1TLP的格式155结构l246.1.1通用TP头的Fmt字段和Ty4.3.2 PCI Express Capability结构127字段………………………1564.3.3 PCI Express Extended Capabilities6.1.2TC字段…………………………l58结构…………………l36.1.3Amr字段……………………………1594.4小结l396.1.4通用TLP头中的其他字段160第5章 Montevina的MCH和|CH…1406.2TLP的路由……1615.1PCI总线0的Deve0设备……,1416.2.1基于地址的路由Ⅶ6.2.2基于ID的路由8.1.3 Receiver detect识别逻辑2176.2.3隐式路由……暴音前自mm1668.2 LTSSM状态机…2I86.3存储器、LO和配置读写8.2.1 Detect状态…………220请求TIP……………….1678.22 Polling状态…………………22l6.3.1存储器读写请求TLP…………1688.2.3 Configuration状态………2236.3.2完成报文……………………1728.2.4 Recovery状态22863.3配置读写请求mP……………1741748.2.5 LTSSM的其他状态……2316.34消息请求报文………………758.3PCle总线的 ASPM……………2326.3.5PCIe总线的原子操作……1778.3.1与电源管理相关的链路状态…23263.6 TLP Processing Hint∴……………i788.3.2D0状态…………………………2336.4TLP中与数据负载相关的8.3.3I0状态………………234参数………………………1818.3.4Ll状态…2356.4.1 Max_Payload_Size参数………·l88.3.5L2状态…2366.4.2 Max_ Read_ Request_Siz参数…l828.4 PCI PM机制……4日#······世23764.3RCB参数……………………838.4.1PCle设备的 D-State…………2376.5小结8.4.2D- State的状态迁移238第7章PCe总线的数据链路层与8.5小结………………………………240物理层·普自·自:.吾.“:a日平;.千画185第9章流量控制··自自·着暮;品吾.“中24l7.l数据链路层的组成结构………1859I流量控制的基本原理………2427.1.1数据链路层的状态…………1869.1.1Rate- Based流量控制………………2437.L.2事务层如何处理DL_Down和9.1.2 Credit- Based流量控制244状态1899.2 Credit- Based机制使用的算法…2467.1.3DILP的格式……………8992.1N23算法和N123+算法2497,2ACK/NAK协议………………1919.2.2N23算法……25072.I发送端如何使用ACK/NAK9.2.3流量控制机制的缓冲管理……252协议1929.3PCle总线的流量控制2547.2.2接收端如何使用ACK/NAK9.3.lPCe总线流量控制的缓存协议…………………………l95管理25572.3数据链路层发送报文的顺序……19993.2 Current节点的 Credit…2577.3物理层简介…9.3.3VC的初始化……………2597.3.,1PCle链路的差分信号…………20093.4PCIe设备如何使用FCP…26l7.3.2物理层的组成结构…………2049.4小结………………,2627.3.38/10b编码与解码…………206第10章MS和MS|X中断机制2637.4小结………………21010.1 MSI MSI-X Capability结构…263第8章PCe总线的链路训练与电源10.1.1 MSI Capability结构………264管理……………………………2l10.1.2MsL- X Capability结构………2668. 1 PCle链路训练简介……2/10.2 PowerPC处理器如何处理8.1.1链路训练使用的字符序列……213MSI中断请求……………2688.1.2 Electrical Idle状态-u+aiua,21610.2.1MSI中断机制使用的寄存器270Ⅷ

matlab mean shift图像分割算法源码，分享给大家

1.此例程基于stm32f103c8t6的180°舵机程序2.采用延迟（并非定时器）产生pwm来控制180°舵机旋转3.Project文件在Obj文件夹中4.有问题可以随时留言，我会抽空去回答，互相学习，谢谢！