OFDM信道编码

使用matlab中的simulink模块搭建24脉波整流的仿真程序

IEEE的Verilog语言标准，分别是2001版和2005版，可以根据开发工具拿来参考对比。IEEE Standard for Verilog® Hardware Description Language

本DEMO为工作项目的部分内容，STM32f107 作为TCP客户端访问WEB站点 ，使用http/1.1格式上传并获取WEB数据。附件WORD文档为项目的接口格式说明。 应用层：HTTP数据格式解析 MAX层：stm32f107 传输层：LWIP协议栈

latex的IEEEtran模板，里面提供了IEEEtran论文的基本格式。方便大家书写论文，去掉不必要的麻烦。

【实例简介】基于XILINX嵌入式硬核的VERILG EXAMPLE,包含TESTBENCH的MODELSIM仿真程序

官方jdk8，linux64位版本，jdk-8u181-linux-x64.tar.gz

基于labview和NI的采集卡实现信号的连续采集，可自己选择物理通道，并设置采样率等

介绍一种RS编码及纠错算法，提供原理介绍及提供相关应用实例

本装置采用单相桥式DC-AC逆变电路结构，以TI公司的浮点数字信号控制器TMS320F28335 DSP为控制电路核心，采用规则采样法和DSP片内ePWM模块功能实现SPWM波。最大功率点跟踪（MPPT）采用了恒压跟踪法（CVT法）来实现，并用软件锁相环进行系统的同频、同相控制，控制灵活简单。采用DSP片内12位A/D对各模拟信号进行采集检测，简化了系统设计和成本。本装置具有良好的数字显示功能，采用CPLD自行设计驱动的4.3’’彩色液晶TFT LCD非常直观地完成了输出信号波形、频谱特性的在线实时显示，以及输入电压、电流、功率，输出电压、电流、功率，效率，频率，相位差，失真度参数的正确显示。

本资源是对于数字喷泉码在高斯信道下的编码和几种主要的解码方式的matlab仿真。