网上商城 ASP源码

包括如下100例有关的VHDL描述文件，但解压后只有94例，其他部分错误第1例?带控制端口的加法器 袁 媛（1）第2例?无控制端口的加法器 袁 媛（4）第3例?乘法器 袁 媛（6）第4例?比较器 袁 媛（8）第5例?二路选择器 袁 媛（11）第6例?寄存器 袁 媛（13）第7例?移位寄存器 袁 媛（16）第8例?综合单元库 袁 媛（22）第9例?七值逻辑与基本数据类型 袁 媛（29）第10例?函数 袁 媛（32）第11例?七值逻辑线或分辨函数 袁 媛（35）第12例?转换函数 袁 媛（38）第13例?左移函数 袁 媛（40）第14例?七值

·1.内容简介：---------------------------------------------------------------2009年参加全国电子设计大赛的所用一些资料，最近寒假在家整理处理，放在csdn这，供同学们下载学习。---------------------------------------------------------------·2.资源使用方法说明无---------------------------------------------------------------·3. wogeguaiguai的附言：1.我的其他数学建模比赛

VHDL设计的电子数字钟，参赛作品功能齐全，代码相当精简！极力推荐！！！！！！！！！

（1）求算术平均值； （2）求残余误差（绝对误差）；（3）求标准差； （4）判断粗大误差，如果发现粗大误差,剔除粗大误差后再进行计算； （5）判断数据是否具有线性误差或者周期性误差。

Verilog SD卡SPI模式初始化和读取Verilog代码及相应仿真模型，其中仿真模型仅支持 CMD0 CMD8 CMD55 CMD41完成SD卡初始化 及CMD17读取数据，供各位参考指正。

jsp网上书店系统页面设计+登陆+注册+验证码jsp网上书店系统页面设计+登陆+注册+验证码jsp网上书店系统页面设计+登陆+注册+验证码jsp网上书店系统页面设计+登陆+注册+验证码

使用Vivado完成级联型结构IIR滤波器Verilog HDL设计，含testbench与仿真，仿真结果优秀；具体说明可参考本人博客。CSDN博客搜索：FPGADesigner

里面含有数十个C语言程序，基于C6711和C6200系列DSP，对于DSP初学者而言，无疑提供了一条捷径

对图像用小波变换进行边缘检测，直接运行就会有六张图生成作为例子。matlab代码，很实用，可用于遥感图像的边缘检测等等

绝对无毒，无壳，本身是汉化版，里面还有英文原版的。连360也没报毒。这是增强版的。功能很强大，免杀专用