STM32寄存器手册
STM32寄存器手册: STM32F101xx、STM32F102xx、STM32F103xx、STM32F105xx和STM32F107xx——先进的基于ARM核心的32位微控制器 .pdf目录STM32F10XXX参考于册5.3BKP功能描述3853.1侵入检测38532RTC校准3954BKP寄存器描述39541备份数据寄存器X( BKP DRX)(X=1…10)39542RTC时钟校准寄存器( BKP RTCCR)39543备份控制寄存器( BKP CR40544备份控制/状态寄存器( KP CSR40545BKP寄存器映像426复位和时钟控制(RCC)4561复位456.1.1系统复位4561.2电源复位4561.3备份域复位4662时钟4662.1HSE时钟4862.2HS时钟4862.3PLL496.24LSE时钟49625LS|时钟49626系统时钟( SYSCLK)选择50627时钟安全系统(CSS)50628RTC时钟5062.9看门狗时钟5062.10时钟输出506.3RCC寄存器描述631时钟控制寄存器(RCC_CR)632时钟配置寄存器(RCC_CFGR)52633时钟中断寄存器(RCC_CR)634APB2外设复位寄存器( RCC APB2RSTR46635APB1外设复位寄存器(RcC_APB1RSTR58636AHB外设时钟使能寄存器( RCC AHBENR)637APB2外设时钟使能寄存器( RCC APB2ENR)66638APB1外设时钟使能寄存器( RCC APB1ENR62639备份域控制寄存器( RCC BDCR)656310控制/状态寄存器( RCC CSR)666311RCC寄存器地址映像687通用和复用功能O(GPO和AF|O)6971GPO功能揹述6971.1通用O(GP|O)70712单独的位设置或位清除71713外部中断/唤醒线717.14复用功能(AF)717.1.5软件重新映射l/O复用功能717.1.6GP|O锁定机制7171.7输入配置717.1.8输出配置727.1.9复用功能配置737.1.10模拟输入配置733/524参照2008年12月RM0008 Reference Manua|英文第7版本译文仅供参考,如有翻译错误,请以英文原稿为准。请读者随时注意在ST网站下载更新版本目录STM32F10XXX参考于册7.2GPO寄存器描述757.2.1端口配置低寄存器(GP| OX CRL)(X=A.E)757.22端口配置高寄存器( GPIOX CRH)(X=A.E757.2.3端凵输入数据寄存器(GP|Ox|DR)(X=A.E)76724端口输出数据寄存器(GP|Ox_ODR)(x=A.E767.2.5端口位设胃/清除寄存器(GP|OⅹBSRR)(x=A.E777.26端冂位清除奇仔器( GPIOX BRR)(x=A.E)777.27端口配置锁定寄存器(GPOx_LCKR)(x=AE)777.3复用功能O和调试配置(AF|O)7873.1把OSC32NOSC320UT作为GPO端口PC14/PC1578732把OSC| NOSC OUT引作为GPO端凵 PDO/PD17873.3CAN复用功能重映射79734JTAG/SWD复用功能重映射797.3.5ADC复用功能重映射807.36定时器复用功能重映射807.3.7 USART复用功能重映射738P2C1复用功能重映射827.3.9SPl1复用功能重映射8274AF|O寄存器描述837.4.1事件控制寄存器( AFIO EVCR837.42复用重映射和调试MO配置奇存器( AFIO MAPR)83743外部中断配置寄存器1(AF| O EXTICR1)86744外韶中断配置寄存器2( AFIO EXTICR2)867.45外部中断配置寄存器3(AFO_ EXTICR3)87746外部中断配置寄存器4(AF| O EXTICR4)877.5GP|O和AF|Q寄存器地址映象888中断和事件898.1套向量中断控制器898.1.1系统嘀嗒( SysTick)校准值寄存器89812中断和异常向量8982外部中断/事件控制器(EXT)8.2.1主要特性91822框图928.23唤醒事件管理92824功能说明9282.5外部中断/事件线路映像948.3EXT寄存器描述95831中断屏蔽奇存器( EXTI IMR)95832事作屏蔽寄存器( EXTI EMR)95833上升沿触发选择寄存器( EXTI RTSR)968.34降沿蝕发选择寄存器( EXTI FTSR)96835软件中断事件寄存器( EXTI SWIER)97836挂起寄存器( EXTI PR)978.37外部中断/事件寄存器映像9DMA控制器(DMA999.1DMA简介9992DMA主要特性999.3功能描述1004/524参照2008年12月RM0008 Reference Manua|英文第7版本译文仅供参考,如有翻译错误,请以英文原稿为准。请读者随时注意在ST网站下载更新版本目录STM32F10XXX参考于册9.3.1DMA处理100932仲裁器10093.3DMA通道101934可编程的数据传输宽度,对齐方式和数据大小端102935错误管理103936中断03937DMA请求映像0494DMA寄存器107941DMA中断状态寄存器 DMA SR107942DMA中断标志清除寄存器 DMA FCR)108943DMA通道x配置寄存器( DMA CCRX)(x=1.7)108944DMA通道x传输数量寄存器( DMA CNDTRX)(x=1.7110945DMA通道x外设地址寄存器 DMA CPARX)(x=1.711094.6DMA通道x存储器地址寄存器 DMA CPARX)(X=1.7)110947DMA寄存器映像11110模拟/数字转换(ADC)11310.1ADC介绍11310.2ADC主要特征11310.3ADC功能描述11410.3.1ADC开关控制1151032ADC时钟11510.3.3通道选择10.34单次转换模式11510.35连续转换模式11610.3.6时序图10.3.7模拟看门狗11610.3.8扫描模式11710.39注入通道管理11710.3.10间断模式104校准11910.5数据对齐119106可编程的通道采样时间12010.7外部触发转换120108DMA请求121109双ADC模式12110.91同步注入模式12210.92同步规则模式12310.93快速交替模式12310.94慢速交替模式12410.9.5交替触发模式12410.9.6独立模式12510.9.7混合的规则注入同步模式12510.98混合的同步规则+交替触发模式125109.9混合同步注入+交替模式12610.10温度传感器1261011ADC中断2710.12ADC寄存器描述2810.121ADC状态寄存器(ADc_SR)1285/524参照2008年12月RM0008 Reference Manua|英文第7版本译文仅供参考,如有翻译错误,请以英文原稿为准。请读者随时注意在ST网站下载更新版本目录STM32F10XXX参考于册10.122ADC控制寄存器1(ADC_CR1)12910.123ADC控制寄存器2(ADC_CR213110.124ADC采样时间寄存器1(ADC_SMPR1)13310.125ADC采样时问寄存器2(ADC_SMPR2)13310.12.6ADC注入通道数据偏移寄存器X(ADC_ JOFRX)(X=1.4)13410.127ADC看门狗高阀值寄存器(ADC_HTR13410.128ADC看门狗低阀值寄存器( ADC LRT)13410.129ADC规则序列寄存器1( ADC SQR1)13510.12.10ADC规则序列寄存器2(ADC_SQR2)13510.1211ADC规则序列寄存器3( ADC SQR3)13610.1212ADC注入序列寄存器(ADC_JsQR13610.1213ADC注入数据寄存器ⅹ( ADC JDRX)(x=1.4)13710.1214ADC规则数据寄存器(ADC_DR)13710.1215ADC寄存器地址映像13811数字/模拟转换(DAC)14011.1DAC简介140112DAC主要特征11.3DAC功能描述4111.3.1使能DAC通道14111.32使能DAC输出缓存1411133DAC数据格式4211.34DAC转换142113.5DAC输出电压14311.3.6选择DAC触发14311.3.7DMA请求14411.3.8噪声生成1441139角波生成14514双DAC通道转换14511.4.1无波形生成的独立触发145114.2带相同LFSR生成的独立触发146114.3带不同LFSR生成的独立触发1461144带相同三角波牛成的独立触发146114.5带不同三角波生成的独立触发1461146同时软件启动147114.7不带波形生成的同时触发14711.4.8带相可LFSR生成的同时触发1471149带不同LFSR生成的同吋铀发147114.10带相同三角波生成的同时触发147114.11带不同三角波生成的同时触发148115DAC寄存器1491151DAC控制寄存器DAC_CR)1491152DAC软什触发寄存器 DAC SWTRIGR)1511153DAC通道1的12位右对齐数据保持寄存器(DAC_DHR12R1)1521154DAC通道1的12位左对齐数据保持寄存器 DAC DHR12L1)1521155DAC通道1的8位石对齐数据保持寄存器DAC_DHR8R1)1521156DAC通道2的12位右对齐数据保持寄存器DAC_DHR12R21531157DAC通道2的12位左对齐数据保持寄存器DAC_DHR12L2)1531158DAC通道2的8位右对齐数据保持寄存器( DAC DHR8R2)1531159双DAC的12位右对齐数据保持寄存器DAC_DHR12RD15411510双DAc的12位左对齐数据保持寄存器DAC_DHR12LD)1546/524参照2008年12月RM0008 Reference Manua|英文第7版本译文仅供参考,如有翻译错误,请以英文原稿为准。请读者随时注意在ST网站下载更新版本目录STM32F10XXX参考于册11511双DAC的8位对齐数据保持寄存器(DAC_DHR8RD)15411512DAC通道1数据输出寄存器( DAC DOR1)15511513DAC通道2数据输出寄存器(DAC_DOR2)15511.514DAC寄存器映像2高级控制定时器(TM和TM8)157121TM1和TM8简介57122TM1和TM8主要特性15712.3TM1和TM8功能描述15812.3.1时基单元1581232计数器模式1601233重复计数器16712.3.4时钟选择1681235捕荻/比较通道17112.3.6输入捕获模式17312.37PWM输入模式174123.8强置输出模式17412.39输出比较模式175123.10PWM模式12.3.11互补输出和死区插入178123.12使用刹车功能179123.13在外部事件时清除 OCXREF信号180123.14产生六步PWM输出181123.15单脉冲模式182123.16编码器接口模式18312.3.17定时器输入异或功能185123.18与霍尔传感器的接口85123.19TMx定时器和外部触发的同步18712320定时器同步19012.3.21调试模式190124TM1和TM8奇存器描述191124.1控制寄存器1( TIMX CR1)1911242挖制寄存器2( TIMX CRI2)192124.3从模式控制寄存器(TMx_SMCR931244DMA中断使能寄仔器( TIMX DIER)951245状态寄存器(TMSR)124.6事件产生寄存器( TIMX EGR)19712.4.7捕获比较模式寄仔器1( TIMX CCMR1)1981248捕获/比较模式寄存器2( TIMX CCMR2)200124.9捕获/比较使能寄存器( TIMX CCER)202124.10计数器( TIMX CNT)203124.11预分频器( TIMX PSO212412自动重装载寄存器( TIMX ARR)20412413重复计数寄存器( TIMX RCR)20412414捕狄/比较寄存器1( TIMX CCR1)205124.15捕获/比较寄存器2( TIMX CCR220512.4.16捕获/比较寄存器3( TIMX CCR3)20512417捕/比较寄存器( TIMX CCR4)20612418刹车和死区寄存器( TIMX BDTR206124.19DMA控制寄存器(TMX_DCR)20812420连续模式的DMA地址( TIMX DMAR)2087/524参照2008年12月RM0008 Reference Manua|英文第7版本译文仅供参考,如有翻译错误,请以英文原稿为准。请读者随时注意在ST网站下载更新版本目录STM32F10XXX参考于册12421TM1和TM8寄存器图13通用定时器(TMX)211131TMx简介211132TMx⊥要功能21113.3TMx功能措述21213.3.1时基单元212133.2计数器模式21313.3.3时钟选择22113.3.4捕获/比较通道223133.5输入捕获模式22513.36PWM输入模式22513.3.7强置输出模式22613.3.8输出比较模式2261339PWM模式227133.10单脉冲模式22913.3.11在外部事件时清除 OCXREF信号231133.12编码器接凵模式231133.13定时器输入异或功能233133.14定时器和外部触发的同步23313.3.15定时器同步235133.16调试模式239134TMx寄存器描述2401341控制寄存器1( TIMX CR1)2401342控制寄存器2( TIMX CR2)241134.3从模式控制寄存器(TMX_SMcR2421344DMA中断使能寄存器( TIMX DIER)2431345状态奇存器( TIMX SR)244134.6事件产生寄存器( TIMX EGR)24513.47捕获/比较模式寄存器1(TMx_cCMR1)2461348捕获/比较模式寄仔器2( TIMX CCMR2)2491349捕获/比较使能寄存器( TIMX CCER251134.10计数器( TIMX CNT252134.11分频器( TIMX PSO25213412自动重装载寄存器( TIMX ARR)25213413捕获/比较寄存器1 TIMX CCR1252134.14捕获/比较寄存器2( TIMX CCR2)25313415捕获/比较寄存器3( TIMX CCR3253134.16捕获/比较寄存器4( TIMX CCR4)253134.17DMA控制寄存器( TIMX DCR)25413.418连续模式的DMA地址( TIMX DMAR)254134.19TMx寄存器图25514基木定时器(TM6和TM7)257141TM6和TM7简介257142TM6和TM7的主要特性257143TM6和TM7的功能25814.3.1时基单元2581432计数模式2591433时钟源26114.34调试模式2628/524参照2008年12月RM0008 Reference Manua|英文第7版本译文仅供参考,如有翻译错误,请以英文原稿为准。请读者随时注意在ST网站下载更新版本目录STM32F10XXX参考于册144TM6和TM7寄存器262144.1控制寄存器1( TIMX CR1)2621442控制寄存器2(TM×CR2)2631443DMA中断使能寄存器(TMxD|ER)2631444状态寄存器( TIMX SE)2641445事件产生寄存器( TIMX EGR)2641446计数器( TIMX CNT2641447预分频器( TIMX PSC)2651448自动重装载寄存器( TIMX ARR)2651449TM6和TIM7寄存器图26615实时时钟(RTC)26715.1RTC简介267152主要特性267153功能描述267153.1概述2671532复位过程2681533读RTC寄存器26815.3.4配置RTC寄存器269153.5RTC标志的设置269154RTC寄存器描述2701541RTC控制寄存器高位(RTC_CRH)2701542RTC控制寄存器低位(RTc_CRL2701543RTC预分频装载寄存器(RTC_ PRLHIRTC PRLL2711544RTC预分频器余数寄存器( RTC DIVH/ RIC DIVL)2721545RTC计数器寄存器(RTC_CNTH/ RTC CNTL)2721546RTC制钟寄存器( RTC ALRH/ RTC ALRL)273154.7RTC寄存器映像2756独立看门狗(WDG)27616.1简介276162WDG主要性能27616.3WDG功能描述276163.1硬件看门狗27616.32寄存器访问保护27616.3.3调试模式276164WDG寄存器描述2771641键寄存器( WDG KR)2771642预分频奇器( WDG PR)2781643重装载寄存器( WDG RLR2781644状态寄存器(WDG_SR)279164.5WDG奇存器映像2797窗口看门狗(WWDG)28017.1WWDG简介28017.2WwDG主要特性28017.3WWDG功能描述28017.4如何编写看门狗超时程序28117.5调试模式28217.6寄存器描述2829/524参照2008年12月RM0008 Reference Manua|英文第7版本译文仅供参考,如有翻译错误,请以英文原稿为准。请读者随时注意在ST网站下载更新版本目录STM32F10XXX参考于册1761控制寄存器( WWDG CR)2821762配置寄存器WWDG_CFR)2831763状态寄存器WWDG_SR)28317.64WWDG寄存器映像2848灵活的静念存储器控制器(FSMC28518.1FSMC功能描述285182框图28518.3AHB接口2868.3.1支持的存储尜和操作286184外部设各地址映像287184.1NOR和 PSRAM地址映像2881842NAND和PC卡地址映像28818.5NOR闪存和 PSRAM控制器289185.1外部存储器接凵信号290185.2支持的存储器及其操作2911853时序规则2911854NOR肉存和 PSRAM时序图2911855同步的成组读30418.56NOR闪存和 PSRAM控制器寄存器308186NAND闪存和PC卡控制器86.1外部存储器接凵信号3131862NAND闪存/PC卡支持的存储器及其操作3141863NAND闪存、ATA和PC卡时序图3141864NAND闪存操作1865NAND闪存预等待功能18.6.6NAND闪存的纠错码ECC计算(NAND闪存)31718.6.7NAND內存和PC卡控制器寄存器317187FSMC寄存器地址映象32419SDO接口(SD|O)325191SDO主要功能325192SD|O总线拓扑32519.3SDO功能描述28193.1sDO适配器3291932SD|OAHB接∏336194卡功能描述194.1卡识别模式3361942卡复位336943操作电压范围确认3371944卡识别过程337194.5写数据块3381946读数据块33819.47数据流操作,数据流写入和数据流读岀(只适用于多媒体卡)338194.8擦除:成组擦除和扇区擦除33919.4.9宽总线选择和解除选择340194.10保护管理340194.11卡状态寄存器342194.12SD状态寄存器344194.13SDMO模式3470/524参照2008年12月RM0008 Reference Manua|英文第7版本译文仅供参考,如有翻译错误,请以英文原稿为准。请读者随时注意在ST网站下载更新版本
- 2020-12-10下载
- 积分：1
伪随机序列及其应用（肖国镇）
M序列 m序列 gold序列 详细原理内容筒介本书介细伪份阻机序列的理论与用a本书共分六章前三章介绍战性和非线性移位存器的基本理论。第四、五章讨论实紫应用中最为美心的伪随机序列的相关函数使性。幣六章介绍伪随机序列的各种陀用即在伪码测距、导航协码多址、激字数据加器、噪声产生器,数保密系统中的应用举例。本书雷用的数学卿识尽量用为工程术人员容晏接受的方式刚述。勤繈机序列的抡近几年来又发现了在一些新兴领城中用a多雄伪隘机胖列的研宽正在受到广泛的重祝。本书可作为通、骨达、导航、遥控、遘测及计算机等有关专业的大学生、折蜕生和工程技术人员的参考书伪视序判及其应肖「慎椠传甲王育身編着任;夺端一桌社出版新华书店北京发行所发行各地新华书店经售国工业出版社印刷厂印装850×1161/印张21/2330千字18年3月榘一版.1985年3月第一次印刷印数,0p001-4600统一书号:150834·2727足价n240元序伪随机序列(或称伪噪声序列)的理论与应用,从产生到发展,算来已有二十几年的历史了。但是,这项新理论与新技术并不象某些其它所谓新思掘那样,突然爆发出来,形成一阵热潮,尔后不久便还渐消声匿迹乃至无人问津了。伪随机序列的理论在它形成的初期,便在通信、雷达、导航以及密码学等重要的找术领城中获得了广泛的应用。而在近年来的发展中,它的应用范围远远超出了上述领域之外,如自动控制、计算机,声学和光学测量数字式跟踪和测距系额以及数字网络系统的故障检测等。正象它的丰富多采的应用吸引着许多工程技术工作者一样,它的优美奇妙的数学理论以及许多尚待解决的数学问题也引起了理论工作者的极大兴趣。为了进一步发展伪随机序列的理论与应用研究,我们认为在圃内出版一本既有一定理论深度又注重这一新理论广泛应用的书是适宜的。这正是我们试图写作这一本书的主要且的。在这方而,我们特别感谢万哲先教授的鼓励与支持,他曾多次建议我们编写一套有关伪随机码与编码裡论及其应用的书本书共分六章。前三章介绍线性利非线性移位寄存器的基本理论。这方面所需要的数学理论主要是伽罗瓦( Galois)域论。本书假定该者对这一理论已有一定程度的了解。对于不太熟悉这…理论的该者,可参看万哲先教授所著的《代数与辅码》这本理论著作。本书的第四、五两章讨论实际应用中最为关心的伪随机序列的相关函数特性。第六章介绍伪随机序列的各种应用。伪随机序列在工程技术上有很多成功的应用,由于涉及的面很广而又多样化,本书不可能包罗万象。但是,我们试图对伪随机序列的几种典型应用作一较为清晰的介绍。自然,难免在题材的选取上受到了主观医素的影响。好在书末列入了有关的参考文献,以供读者去深入研究更广泛的裸题。研究生何大可同志在本书的写作过程中帮了很大的忙。他在本书的某些部分做了整理加工以及抄写、绘图的工作,并为木书中所介绍的一些算法编制了计算程序。考到多元伪随桃序列的理论与应用的新近发展,已将此项内容作为附录列入本书。书末有关的附表以及这一附录都是何大可同志编写的。作者还感谢西北电讯工程学院资料室的同志在本书写作过程中所给予的支持和帮助。感谢编码讨论斑同志们的戟励、批评和建议。出于我们的水平有限,本书难免会有许多缺点及不当之处,诚悬地新望得到广大读者批评和指正目录笫一章反馈移位寄存器的基本概念……………■b■■日■●■tD萨多1.1反馈私位寄存器h■日中冒暑白日日h山山日斷■中■晋ψ斷4晋冒b■日甲【看■■中卢卩■「日■卩■↓昌51.2反馈逻辑函数…;……………*…………………………71.3线性反馈移位寄存器及非线性反馈移位寄存器ta4++131.4有向图的一些基本概念…1.5迪布瑞菌古德( de brts-Good)图…“………………"1.6周期性与閣……………………………………………………s1.7两个简单移位寄存器的分析"“引F§18布尔函数与某一变元无关的判定准则………………"53笫二章线性反做移位寄存器序列……………"…………s9§2.1线性馈移位寄存器序列………………………………592.2纔性移位窬存器序列的周性23非退化线性移位窬存器状态图中圈长的丹布与圈的个数………652.4m序列……………“………78§2,5m序列的伪随机性…·d■■1·■■·■dp2.6线性递归方程的解法白日即自司■口··bb■如b画即■44b即4■■甲bbd92.7线性移位寄存器序列的果样9g2.8线性移位寄存器的综合…………………"………………l0g第三章非线性反馈移位寄存器序列…23§3.1非线性移位寄存器分析申『P■申卓血p2388.2M序列853.3非线性移位寄存器的综合iSi笫四章序列的相关函数卓卓章·d754.1序列相关函数的一般性质……………"………l474.2m序列的互祁关函数■噜『噌■■·■血曾■鲁■曾音會血會■自曾P口■口■『■口4■自…F34.3好的序列旋一戈尔德(God)序列族…"………l84.4其它好的序列族345非周期自相关函小的序列……………!出FA.6互补序列自P■_p即音■冒4幽p■44個音■_4P甲P■■■产§4.7多相序列h4山山20§4.8二元正交序列族…………………………………"………21第五章复合序列及其p相失函数2205.1序列的组合及其舆福关性…22085.2序列的布尔组合及其相关函数…b『『…………235.3模二和复码及其相关函数…………………………285.4复码自相关函嶽的解析计算法…2335.5复合序列的功率谱度……-……M"?37第六章伪随机序列的应用29紧6.1伪码测距原理…a▲249§B.2导航中的应用…【司『■■P■■血■…‘2f§63份码多址系统……………………………"…""2776.4数字嶽据加乱器28了865随机序列作为噪声产生器■上■■■■血“『■『■6,6数据傑密系统中的应用…………………………30l附录多维伪随机阵列…307邹71基本概念…………………"……""""………""…""37§7.2具最大商积基块周期乎面的综合…………甲3f4邹7.3具最大容积基块的多维聞期阵列及其综合卜山卩■■昏■■■■Lp■q↓警7,4周期平面的其它踪合法………"了5?.5周期平面的应用…………………………………"364附表一F2上不可约多项式的表(次数≤10)附表二F2上不可约三项式x十x十1的表〔2≤n≤100,1≤≤!2)374附表三F2上本原多项式的表(次数≤168,每个次数一个)附表四GF(q)上本原多项式的表(g=3,4,8,次数≤10)8附表五产生5级(二元)M序列的移位寄存器的反馈函数∫(x:x2,…,)的表(2048个)380参考文390第一章反馈移位寄存器的基本概念大家知道,一般控制系统大体上可分为动态系统与静态系统两大类。在所谓动态系统中,其系统特性是由含有时间参数的输出、输入变嚣的微分方程来描述。而在静态系统中,其系统特性可用没有时间参数的方程来描述。此时,系统在每一瞬间的输出仅由同一瞬间的辖入来决定。近年来在数宇设备中所考虑的,是种特殊的静态系统,即所谓二元系统。这种系统中的变量只取两个值,简单地表示为“0”和“1”。描述这种二元系统的方程可出含有逻辑运算“与”、“或”、“非”的关系来表示。有时也把这种二元系统称作静态辑系统,它是电子工程实践中最为重要的静态系统。在本书中我们所要讨论的是一种典型的二元系统,即所谓反馈移位寄存器。由于这种装置在无线电电子技术中具有广泛的应用,因而近年来特别引超人们的重视。在本章中,我们将对反馈位寄存器的基本结构及其有关概念做一大致的介绍。从本质上说,我们的论述可以在q元域GF(q)上进行。但是,考虑到目前具有实用价值的仍然是二元的情况,因此我们仅在二元城GF(2)中进行讨论。为简便,今后用F与E2分别代装GF(q)号GF(2)§1.1反馈移位寄存器现在我们来考察一般反馈移位寄存器的基本结构。图1.1.1是这种反馈移位寄存器的框图。它由串联的个二元移存器及个开关网络构成众所周知,每一个二元存储器即为一个双稳态触发器,它的两钟状态分别记为“1”与“0”,每个触发器看作级。因此,图⊥.1,1可以看作是一个r级反馈彬位衔存器。图时钟脉冲汗头网新图1.1.一般反移位寄存器示意图中上面一排小方框,自左至右,分别称为第1级、第2级、第8级、…第r-1级及第r级存储器。下面一个长方框内所示的开关网络可视为具有r个输入端及一个输出端的组合门电路。从理论上来说,这“組合门电路可由一个含有r个逻辑变元x1,x2…,x的布尔( Boole)数∫(x,x:,来标志。我们称这一函数为该组合门电路的反馈逻辑函数。上述反馈移位寄器的工作是受时钟脉冲控制的。假定在第j个时钟移位脉冲(第j拍)到来时,移位寄存器的状态是j于是,再来一个时钟脉冲使j增至j十1时(第j+1拍),最右面的一级在第j拍之状态a即为输出,并且每个存贮器在第∫+1拍之状态恰为邻接于它的左面的存贮器在第拍之状态。同时,这r个寄存器在第j拍之状态输入至开关网络后,相应的输出为a=f(a,an+…,aa-),它反馈给最左面一级,作为第1级寄存器在第∫十1拍的状态。这样来,从状态转移的角度来看,从第氵拍过渡到第j十1拍后,就使移位寄存器的状态由(apa…,a}-四1)变换到(qa;),记作Tr(a吁…,ax1)→(吁,*…,1!a1),或T af-ss a-r)=(a1+,a↓2费称T为这一反馈移位寄存器的状态转移变换。从上面的分析不难看出,对于反馈移位寄存器来恍,超决定性作用的是那个组合门电路的反馈逻辑酹数f〔x1,x…,x)它是由r个逻辑变元x1x通过“与”、“或”、“非”等逻辑运算联接起来的关系式。下面,我们通过两个具体例子来说明反馈移位寄存器的功能例1.1.1考虑如图1.1.2所示之三级反馈移位寄春器。这个图112三级反债移位寄存器示意图反馈移位寄存器的工作揹况是:当第j拍处于状态(a;sq1)时,第氵+1拍便处于状态(a=2,其中a=a,3这里的符号“+”是指模2如法。显然,这个反馈移位寄存器的组合门电路就是简单的模2如法器。它所对应献反馈逻辑函数是∫(%1,x3xs)=x1x该反馈移位寄存器的状恣转移情况如下表所示。
- 2020-12-05下载
- 积分：1
