登录
首页 » Others » 计算灰度共生矩阵的对比度

计算灰度共生矩阵的对比度

于 2020-11-29 发布
0 340
下载积分: 1 下载次数: 2

代码说明:

matlab软件计算灰度共生矩阵的对比度

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • C语言做的模拟数独游戏系统
    【实例简介】用C语言做的模拟数独游戏做的代码,其中数独会随机生成
    2021-11-07 00:38:37下载
    积分:1
  • 5000个icon图标资源打包
    5000个图标资源打包下载,与同仁们共享之。
    2020-12-06下载
    积分:1
  • 约100个微信小序源码-部分带后台.zip
    约100个微信小程序源码-部分带后台.zip
    2020-12-12下载
    积分:1
  • 银行家算法--没有错误的
    编制银行家算法通用程序,并检测思考题中所给状态的安全性。
    2020-12-07下载
    积分:1
  • C语言库函数查询手册.chm
    资源描述:(放心中文版的)----------------------c参考手册.rar(压缩包)内含:C参考手册.chm(最全的一个) C函数查询.chm C语言库函数速查手册.chm C语言标准库函数大全.chm C语言100例.chm(100个例子) C语言库函数速查手册.chm(按字母排列)这六个是我找了好久才找到的,各有各的好处,前3个互补十分齐全,后三个作为前三个的补充函数不用说程序例子优先级表ASCII码表转义字符关键字大全及注释预处理命令数据类型说明c++模板库。。。。标准 C 库:
    2020-06-30下载
    积分:1
  • 最大团(回溯法/分支限界法)
    问题描述 图G=(V,E)的一个团是图G的一个完全子图,即该子图中任意两个相异的顶点都有一条边相连。最大团问题就是要找出图G中顶点数最多的一个团。基本要求(1) 用回溯法来求解最大团问题。(2) 用分支限界法来求解最大团问题。测试数据 由读者给定若干连通图。实现提示 本课程设计的实现主要包括以下主要过程:(1) 关于解的编码形式(对应顶点i 的变量x[i]=1当且仅当顶点i属于找到的最大团)。(2) 设计合适的上界函数,即如何确定当前团最大顶点数的上界。
    2020-11-29下载
    积分:1
  • costas环载波同步的matlab实现
    使用matlab实现科斯塔斯环的同步,利用本地初始频率和科斯塔斯环,经过多次迭代后,使最后获得的载波频率趋近于实际发送信号的载波频率
    2020-12-06下载
    积分:1
  • cpu设计实例-verilog
    cpu设计实例-verilog,通过这个文档 你可以很快的入手如何设计一份8位的cpu,其中的指令码位16位什么是CPU?CPU即中央处理单元的英文缩写,它是计算机的核心部计算机进行信息处理可分为两个步骤1)将数据和程序(即指令序列)输入到计算机的存储器中2)从第一条指令的地址起开始执行该程序,得到所需结果,结束运行。CPU的作用是协调并控制计算机的各个部件执行程序的指令序列,使其有条不紊地进行。因此它必须具有以下基本功能a)取指令:当程序已在存储器中时,首先根据程序入口地址取出一条程序,为此要发出指令地址及控制信号b)分析指令:即指令译码。是对当前取得的指令进行分析,指出它要求什么操作,并产生相应的操作控制命令c)执行指令:根据分析指令时产生的操作命令形成相应的操作控制信号序列,通过运算器,存储器及输入/输出设备的执行,实现每条指令的功能,其中包括对运算结果的处理以及下条指令地址的形成将其功能进一步细化,可概括如下1)能对指令进行译码并执行规定的动作;2)可以进行算术和逻辑运算;3)能与存储器,外设交换数据4)提供整个系统所需要的控制尽管各种CPU的性能指标和结构细节各同出功能分析,可知任何一种内目部结构至少应包含下面这些部件:1)算术逻辑运算部件(ALU)2)累加器;3)程序计数器;4)指令寄存器,译码器;5)时序和控制部件RISC即精筲指令集计算机( Reduced instruction seComputer)的缩写。它是一种八十年代才出现的CPU,与一般的CPU相比不仅只是筒化了指令系统,而且是通过筒化指令系统使计算机的结构更加筒单合理,从而提高了运算速度。从实现的途径看, RISC-CPU与一般的CPU的不同处在于:它的时序控制信号形成部件是用硬布线逻辑实现的而不是采用微程序控制的方式。所谓硬布线逻辑也就是用触发器和逻辑门直接连线所构成的状态机和组合逻辑,故产生控制序列的速度比用微程序控制方式快得多,因为这样做省去了读取微指令的时间RISC_CPU也包括上述这些部件,下面就详细介绍一个筒化的用于教学目的的 RISC-CPU的可综合 Veriloghdl模型的设计和伤真过程RISC CPU结构RISC_CPI是一个复杂的数字逻辑电路,但是它的基本部件的逻辑并不复杂。可把它分成八个基本部件:1)时钟发生器2)指令寄存器3)累加器4) RISC CPU算术逻辑运算单元5)数据控制器6)状态控制罨D7)程序计数器8)地址多路器中各部件的相互连接关系1时钟发生器时钟发生器时钟发生器利用外来时钟信号米生成一系列时钟信号送往的其他部件。其中是外来时钟的八分频信号。利用的上升沿来触发控制器开始执行一条指令,同时信号还将控制地址多路器输出指令地址和数据地址。信号用作指令寄存器、累加器、状态控制器的时钟信号则用于触发算术逻辑运算单元。时钟发生器c1kgen的波形
    2020-11-30下载
    积分:1
  • 阶次分析matlab
    matlab实现的阶次分析算法,用于变转速机械故障特征提取,可运行,包含寻找脉冲时刻,等角度时刻,数字跟踪滤波,样条差值等步骤
    2020-12-06下载
    积分:1
  • OLED 091 12832 I2C STM32 驱动
    基于 stm32f103c8t6 开发的 OLED_091 12832分辨率 I2C接口的驱动代码,IAR工程,可以显示图形、英文、汉字。实测!
    2020-12-11下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载