SLIC方法的超像素分割

基于solidworks的机载stewart平台建模与仿真simulink CAD工具箱 simmechanics模型

从开题报告，到毕业论文，最后的论文答辩的ppt，全套资料，也是本人的倾心之做，毕业论文模式，和毕业设计主题 欢迎大家借鉴

【实例简介】VC编程技术600个大型项目源码，给大家提供更多的参考资料，免费送上

用labview弄一个简易示波器，可以输出正弦波，三角波，锯齿波，方波和直波

这是我写的博客里面的资源文件，专门用来作为下载资源链接放到博客里去的。

信息光学数字实验室配套资源，数字光学必备！！是学习光学，光学模拟的必备！

这是北京大学计算机系数字图像处理的实习题目。在这个项目中，我们收获了很多。把整个分类、特征提取、论文阅读等等都经历了。这是我们组三个人共同的结果。一． 项目综述本实验项目实现了基于内容的图像分类系统，系统共分为三大模块：特征提取部分和分类器训练与测试，以及界面展示。在特征提取模块采用了HSV、CIE-LAB、RGB颜色特征，小波变换及灰度共生矩阵的纹理特征，基于canny算子不变矩的形状特征；分类器我们选择了SVM、？对于不同特征的处理，我们采取了前期加权融合。最后还有一个对各个特征分类结果的投票决策系统，但投票系统还没有用于最后结果的提交。界面展示使用VisualC++6.0平台。

①定义输出或输入为直流电能的旋转电机，称为直流电机，它是能实现直流电能和机械能互相转换的电机。 ②用PWM（Pulse Width Modulation）方式来控制转速；通过脉冲波输入的引脚来控制方向。 ③本实验中采用RF-310T-11400型号直流电机，同时配有光耦测速模块。通过检测输出脉冲来检测电机转速。 基于FPGA的直流电机/基于FPGA的直流电机 ├── dc1 │   ├── db │   │   ├── cmpr_kkg.tdf │   │   ├── dc1.(0).cnf.cdb │   │   ├── dc1.(0).cnf.hdb │   │   ├── dc1.(1).cnf.cdb │   │   ├── dc1.(1).cnf.hdb │   │   ├── dc1.(10).cnf.cdb │   │   ├── dc1.(10).cnf.hdb │   │   ├── dc1.(11).cnf.cdb │   │   ├── dc1.(11).cnf.hdb │   │   ├── dc1.(12).cnf.cdb │   │   ├── dc1.(12).cnf.hdb │   │   ├── dc1.(2).cnf.cdb │   │   ├── dc1.(2).cnf.hdb │   │   ├── dc1.(3).cnf.cdb │   │   ├── dc1.(3).cnf.hdb │   │   ├── dc1.(4).cnf.cdb │   │   ├── dc1.(4).cnf.hdb │   │   ├── dc1.(5).cnf.cdb │   │   ├── dc1.(5).cnf.hdb │   │   ├── dc1.(6).cnf.cdb │   │   ├── dc1.(6).cnf.hdb │   │   ├── dc1.(7).cnf.cdb │   │   ├── dc1.(7).cnf.hdb │   │   ├── dc1.(8).cnf.cdb │   │   ├── dc1.(8).cnf.hdb │   │   ├── dc1.(9).cnf.cdb │   │   ├── dc1.(9).cnf.hdb │   │   ├── dc1.asm.qmsg │   │   ├── dc1.asm_labs.ddb │   │   ├── dc1.cbx.xml │   │   ├── dc1.cmp.bpm │   │   ├── dc1.cmp.cdb │   │   ├── dc1.cmp.ecobp │   │   ├── dc1.cmp.hdb │   │   ├── dc1.cmp.logdb │   │   ├── dc1.cmp.rdb │   │   ├── dc1.cuda_io_sim_cache.45um_ff_1200mv_0c_fast.hsd │   │   ├── dc1.cuda_io_sim_cache.45um_ss_1200mv_85c_slow.hsd │   │   ├── dc1.db_info │   │   ├── dc1.eco.cdb │   │   ├── dc1.eds_overflow │   │   ├── dc1.fit.qmsg │   │   ├── dc1.fnsim.cdb │   │   ├── dc1.fnsim.hdb │   │   ├── dc1.fnsim.qmsg │   │   ├── dc1.hier_info │   │   ├── dc1.hif │   │   ├── dc1.map.bpm │   │   ├── dc1.map.cdb │   │   ├── dc1.map.ecobp │   │   ├── dc1.map.hdb │   │   ├── dc1.map.logdb │   │   ├── dc1.map.qmsg │   │   ├── dc1.map_bb.cdb │   │   ├── dc1.map_bb.hdb │   │   ├── dc1.map_bb.hdbx │   │   ├── dc1.map_bb.logdb │   │   ├── dc1.pre_map.cdb │   │   ├── dc1.pre_map.hdb │   │   ├── dc1.psp │   │   ├── dc1.root_partition.cmp.atm │   │   ├── dc1.root_partition.cmp.dfp │   │   ├── dc1.root_partition.cmp.hdbx │   │   ├── dc1.root_partition.cmp.logdb │   │   ├── dc1.root_partition.cmp.rcf │   │   ├── dc1.root_partition.map.atm │   │   ├── dc1.root_partition.map.hdbx │   │   ├── dc1.root_partition.map.info │   │   ├── dc1.rtlv.hdb │   │   ├── dc1.rtlv_sg.cdb │   │   ├── dc1.rtlv_sg_swap.cdb │   │   ├── dc1.sgdiff.cdb │   │   ├── dc1.sgdiff.hdb │   │   ├── dc1.signalprobe.cdb │   │   ├── dc1.sim.cvwf │   │   ├── dc1.sim.hdb │   │   ├── dc1.sim.qmsg │   │   ├── dc1.sim.rdb │   │   ├── dc1.simfam │   │   ├── dc1.sld_design_entry.sci │   │   ├── dc1.sld_design_entry_dsc.sci │   │   ├── dc1.sta.qmsg │   │   ├── dc1.sta.rdb │   │   ├── dc1.sta_cmp.8_slow_1200mv_85c.tdb │   │   ├── dc1.syn_hier_info │   │   ├── dc1.tis_db_list.ddb │   │   ├── dc1.tiscmp.fast_1200mv_0c.ddb │   │   ├── dc1.tiscmp.fastest_slow_1200mv_0c.ddb │   │   ├── dc1.tiscmp.fastest_slow_1200mv_85c.ddb │   │   ├── dc1.tiscmp.slow_1200mv_0c.ddb │   │   ├── dc1.tiscmp.slow_1200mv_85c.ddb │   │   ├── dc1.tmw_info │   │   ├── logic_util_heursitic.dat │   │   ├── mux_96e.tdf │   │   ├── mux_cqc.tdf │   │   ├── mux_m6d.tdf │   │   ├── mux_src.tdf │   │   ├── prev_cmp_dc1.asm.qmsg │   │   ├── prev_cmp_dc1.fit.qmsg │   │   ├── prev_cmp_dc1.map.qmsg │   │   ├── prev_cmp_dc1.qmsg │   │   ├── prev_cmp_dc1.sim.qmsg │   │   ├── prev_cmp_dc1.sta.qmsg │   │   └── wed.wsf │   ├── dc1.asm.rpt │   ├── dc1.bdf │   ├── dc1.done │   ├── dc1.fit.rpt │   ├── dc1.fit.smsg │   ├── dc1.fit.summary │   ├── dc1.flow.rpt │   ├── dc1.map.rpt │   ├── dc1.map.summary │   ├── dc1.pin │   ├── dc1.qpf │   ├── dc1.qsf │   ├── dc1.qws │   ├── dc1.sim.rpt │   ├── dc1.sof │   ├── dc1.sta.rpt │   ├── dc1.sta.summary │   ├── dc1.vwf │   ├── dcmotor1.bsf │   ├── dcmotor1.vhd │   ├── dcmotor2.vhd │   ├── dcmotor3.vhd │   ├── dcmotor4.vhd │   ├── dcmotor4.vhd.bak │   ├── incremental_db │   │   ├── README │   │   └── compiled_partitions │   │       ├── dc1.root_partition.cmp.cdb │   │       ├── dc1.root_partition.cmp.dfp │   │       ├── dc1.root_partition.cmp.hdb │   │       ├── dc1.root_partition.cmp.kpt │   │       ├── dc1.root_partition.cmp.logdb │   │       ├── dc1.root_partition.cmp.rcfdb │   │       ├── dc1.root_partition.cmp.re.rcfdb │   │       ├── dc1.root_partition.map.cdb │   │       ├── dc1.root_partition.map.dpi │   │       ├── dc1.root_partition.map.hdb │   │       └── dc1.root_partition.map.kpt │   ├── key_check.vhd │   ├── key_check.vhd.bak │   ├── mux1.vhd │   ├── rate.vhd │   └── xianshi.vhd └── 新建 Microsoft Word 文档.docx 4 directories, 146 files

决策树可视化，它提供一个dot语言 用来编写绘图脚本，然后对这个脚本进行解析，分析出其中的定点，边以及子图，然后根据属性进行绘制。

【实例简介】在电力电子实验课程教学中， 许多学生对各种电力变换电路的实验结果 缺乏基本认识， 往往达不到好的实验效 果。为了解决这一问题，本文借助于P S I M 强大的仿真功能，对实验教学常用典型电 路进行建模与仿真，直观的仿真结果使学 生更易理解，从而在有限的实验时间内取 得更好的教学效果。 关键词:PSIM；整流