clkgen
于 2007-09-02 发布
文件大小:2014KB
0 255
下载积分: 1
下载次数: 30
代码说明：
用ＭＡＴＬＡＢ产生各种时钟信号，对于不同的模块产生适当的始终信号．()
文件列表：
clkgen
......\clkgen.cr.mti
......\clkgen.mpf
......\clk_div.v
......\clk_gen.v
......\test.v
......\top.fsdb
......\htm" target=_blank>transcript
......\work
......\....\clk_div
......\....\.......\verilog.asm
......\....\.......\_primary.dat
......\....\.......\_primary.vhd
......\....\clk_gen
......\....\.......\verilog.asm
......\....\.......\_primary.dat
......\....\.......\_primary.vhd
......\....\top
......\....\...\verilog.asm
......\....\...\_primary.dat
......\....\...\_primary.vhd
......\....\htm" target=_blank>_info
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
