qsys-niosii-triple-speed-ethernet-3c120-v10-1

说明：  基于FPGA的数字式相位测量仪的设计与制作(FPGA-Based Digital Phase Meter Design and Production)

VHDL 语言实现 38译码器 文件中包括 程序 源代码 还有 testbench 测试程序(38 decoder VHDL language implementation, including program source code file, there are testbench test procedures)

FFT with FIR created by students in univercity

cpu与GPU协同计算一个同时支持GPU与CPU的MapReduce框架实现(cpu and GPU collaborative computing)

能够实现 LCD时序驱动,通常cpu送出的信号为data bus信号，液晶屏幕并不能正常显示，需要lcd driver(LCD timing controller, usually cpu send out the data bus signal, so the lcd driver can t display normally, need the driver)

应用背景此組程式代碼可應用在Quartus II verilog VHDL編寫LCD模組 且可在DE2模擬版上進行實驗操作!!关键技术此程式碼 可幫助初學者應用在LCD顯示器 上顯示FPGA的文字 再進行適當的修改可以應用在自己的地方!!

FPGA与DAC芯片的SPI接口驱动，实现串行数据的传输。(Realizing the communication between FPGA and DA chip)

虽然Loeffler DCT实现了良好的质量转换

首先根据连续运算的过程，用状态机做出键盘输入模块，然后根据原码补码的特点做出加、减、与、或、比较运算的8位ALU，之后做出将16位二进制数显示出来的显示模块，再根据连续运算流程并考虑与键盘输入的配合，做出了音乐计算器最核心的控制模块，完成输入数字的存储、运算、显示功能，最后加入音乐模块，实现全部功能。

采用verilog语言基于查找表描述8b10b编码源代码(Using Verilog language to describe 8B10B encoding source code based on look-up table)