MAX2769配置源码_配置参数经过实际工程考验

说明：  该模块实现了FPGA的uart串口收发功能(The module realizes UART serial port transceiver function of FPGA)

介绍了FPGA设计的十大准则，对初学者很有用，对于工作多年的同志，也会有整理总结的好处(Describes the FPGA design of the top ten criteria are useful for beginners, for many years comrades, there will be finishing the benefits of the summary)

电路建模在总和 2 的 4 位十六进制的数字，将结果转换为十进制数和显示上 7 分割数据的语言。

说明：  模拟交通灯 verilog CPLD EPM1270 源代码(Simulation of traffic lights verilog CPLDEPM1270 source code)

基于单片机的DDS信号发生器，具有DDS思想的单片机编程。。。(Sunplus based DDS signal generator with DDS thinking microcontrollers. . .)

说明：  Verilog code for implementing simple ALU.

包含三个文件，lifo主程序，sram代码，lifo测试程序

资源描述描述了PID控制规律及控制器实现及用Simulink建立PID控制器及构建系统模型与仿真方法

在计算机网络中像以太网，数字发送数据一位一次，非常高的速度。这种运动的数据通常被称为位流。一个特点是不幸的特别是在位流中的任何一位看起来与许多其他位相同。显然是重要的一个接收器能识别的比特流的重要特征。作为一个例子，它是消息的重要的是消息的明确的开始和结束。这是这份工作的特殊位序列被称为的标志。国旗是只是一位序列，充当的位流中的一个标记。在位流中检测一个标志采用序列检测器 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报

说明：  串口操作源代码，本代码采用veilog hdl语言编写，并经过本人多次验证。(source code, the code used veilog HDL language, and after I repeatedly verified.)