MAX2769配置源码_配置参数经过实际工程考验

Multipleksor 3 to 1 - 3x1bit in, 1x1bit out

说明：  ldpc的算法介绍及其fpga上硬件实现(Introduction of LDPC algorithm and Its FPGA implementation)

数字信号处理的FPGA实现, 包括了FPGA基础知识，浮点运算，信号处理的FIR FFT等，附录包含源代码(Digital signal processing FPGA implementation, including the basic knowledge of FPGA, floating point operations, signal processing FIR, FFT, etc., the appendix contains the source code)

4-Bit BCD Adder in Verilog

UART包括发射机和接收机。发送器本质上是一个加载数据的特殊移位寄存器；

Verilog 我认为写的非常好的细节书(Verilog In my opinion written details of the book)

并行读写14路串口数据，数据被写入FIFO，在收到读写信号后，SPI发送数据出去(Parallel read and write 14 serial port data, SPI send data)

利用verilog实现硬件上的简单的CPU处理系统，并可以处理简单的汇编语言代码。本代码实现的是CPU上的汇编语言的单周期执行。

单周期16位CPU的设计,我们的计算机组成原理课设，可以实现R型、I型和J型指令，内有报告和指导书(Single-cycle 16-bit CPU design, our Principles of Computer Organization class set, you can achieve R-type, type I, and J-type instructions, reports and instructions)

基于IEEE802.11n标准,采用verilog语言设计的(2,1,7)卷积码viterbi译码器,支持1/2,2/3,3/4,5/6四种码率的译码,以测试无误(IEEE802.11n standard Verilog language design (2,1,7) convolutional code viterbi decoder support 1/2, 2/3, 3/4, 5/6 four bit rate decoding to test and correct)