6级流水，verilog实现浮点数的加法，其中浮点数格式符合IEEE754标准...

1024点fft verilog hdl(1024-point fft verilog hdl)

fpga的一个小程序用于3s500e 4*4键盘模块(fpga is a small program used 3s500e 4* 4 keyboard module)

xilinx spartan6的pcie pio源代码(xilinx spartan6 pcie pio demo)

8位有符号编码的整数基改性

spwm dcac逆变 fpga与单片机一起作用(sdad)

说明：  汉明编码和解码的硬件描述语言（verilog），其被编解码的数据为M序列。 建议运行软件为Quartus.(failed to translate)

16QAM,64QAM,256QAM调制下的球形译码(16QAM, 64QAM, 256QAM modulation sphere decoding)

数字滤波器包含IIR数字滤波器和FIR数字滤波器。本设计的工作主要是Labview软件部分，包括信号生成模块、滤波模块、显示模块的设计(IIR digital filter comprises a digital filter and FIR digital filters. The design work is mainly Labview software parts, including signal generation module, filter module, display module design)

lcd verilog hdl 源码 可以直接使用，适用modelsim-lcd verilog HDL source