This code is used for mpeg-2 encode,transform 188bit to 204bit(RS code)

说明：  verilog 编写的ldpc编码，含有两个文件(LDPC written by Verilog)

对ad0809的控制代码( ad0809control)

i2c的systemverilog vip，功能齐备，架构简洁她是用SystemVerilog写的验证模型，支持master和slave模式，支持stop bit和start bit的产生

bayer to rgb, module Bayer2RGB(          input       MainClk,     input       nRST,          input       iVsync,     input       iHref,     input[9:0]  iPixelData,  &nbs

Vhdl design z80 for altera users

CIC 补偿滤波器。采用两种方法来设计，一个是frequency sampling method。另一个是Equal Rippler Design Method。这是一个非常有用的matlab代码。(CIC compensation filter. Two ways to design a frequency sampling method. The other is an Equal Rippler Design Method. This is a very useful matlab code.)

说明：  verilog编码器、计数器、加法器的程序(Verilog encoder, counter, adder procedures)

国密SM4 verilog 实现 本算法是一个分组算法。该算法的分组长度为128比特，密钥长度为128比特。加密算法与密钥扩展算法都采用32轮非线性迭代结构。

这是一个用verilog硬件描述语言写的FPGA上的别踩白块儿游戏，工程建立在altera的quartus ii上，由液晶屏显示画面，小键盘操控，提供了一种比较好的编程思路，可以根据该程序的思想写出更多的游戏作品。

vhdl 语言实现的lms算法的自适应滤波器 两种实现方式 包括改进(VHDL language lms algorithm adaptive filter implemented in two ways including improved)