VHDL电子时钟

用VHDL实现的电子时钟，24小时格式，可以通过按键调整时间得益于数电知识中的计数器级联构成高进制计数器的启发，我的思路是这样的：1）各不同位的时钟问题。时钟共有6位，分别为秒的高低位、分的高低位、时的高低位。把秒低位的进位当作秒高位的时钟，秒高位的进位当作分低位的时钟，依次类推，可以解决不同位的不同时钟问题。2）各不同位的进制问题。与此同时要解决进制问题，秒分的低位为十进制，秒分的高位为六进制，以及时的高位为三进制（电子时钟为24小时制），这五种情况都易解决，但时的低位就有点复杂了，既有十进制的情形又有四进制的情形。仔细琢磨之后，根据两条IF语句解决了这个问题。那就是若小时高位为”0000”或”0001”时，时的低位为十进制，若小时高位为”0010”，时的低位为四进制。3）校时问题。刚开始时，对了校时没有个思路。但有一次我想看看整体进制等对不对，于是把整体时钟调快了很多，这样，很快就走了“24”小时，然后灵感就来了，就想可以设置这么两个不同频率的整体时钟，一个可能控制分，一个可以控制小时，然后为了可以精确到秒，又设置了一个可以让整个时钟系统暂停的按键，这样整个时钟的实现就完成了，最后又在时分和分秒中间加入了一个小横杠”-”。