FPGA实现百兆MAC发送接收

支持{addu、subu、lui、ori、jal、jr、lw、sw、nop}指令集的单周期CPU，verilog硬件描述语言实现(Support {addu, subu, lui, ori, jal, jr, lw, sw, nop} instruction set of one-cycle CPU, Verilog hardware description language implementation)

说明：  实现串口通讯以及SLIP协议传输数据，增加了特殊字符的转义(Realization of Serial Communication and SLIP Protocol)

FPGA板上的锁存器PLL控制代码（verilog代码）(FPGA board latch the PLL control code (Verilog code))

实验用16位全加器的VHDL代码，适合初学者学习，数电学习的好工具。 (Experiment with 16-bit full adder VHDL code for beginners to learn, a good tool to learn a few power.)

说明：  通过一个计数器来实现输出信号的占空比要求，可以将duty_cycle分配到拨码开关上,LED分配到发光二极管上,然后调节拨码开关,即可看到LED的亮度发生变化.(The duty cycle of the output signal can be assigned to the dial switch by a counter, and the LED can be assigned to the light emitting diode. Then the brightness of the LED can be seen by adjusting the dial switch.)

应用背景此文件包含所有的源代码和脚本，以Altera公司的简单CPU的合成。500MHz时钟设计运行。 ；关键技术使用CLA提高速度的设计。这只是一个简单的CPU，它的结构很简单，它没有任何管道或类似的东西。

可以实现从sd卡中读取数据，不依赖任何的ip核，简洁高效。

把安卓上的“别踩白块儿”游戏移植到了FPGA平台上，本段程序是街机模式的程序，使用VGA方式，按键控制的，用户交互方面比较好

说明：  分数时延FIR滤波器FPGA设计的相关资料及软件无线电实验平台MFSS6842使用说明(Fractional delay FIR filter FPGA design related information and software radio experimental platform MFSS6842 instructions)

It is the FSM implemented in Xylinx 14.7 on FPGA