网站首页

登录

verilog 算术逻辑单元

于 2023-08-11 发布文件大小:321.94 kB

 0  211

下载积分: 2 下载次数: 1

我要下载

代码说明：

串行进位加法器需要串行进位加法器需要串行进位加法器需要串行进位加法器需要逐级进位，延迟很大。先行加法器可以有效的减少进位，延迟很大。先行加法器可以有效的减少进位，延迟很大。先行加法器可以有效的减少进位，延迟很大。先行加法器可以有效的减少进位，延迟很大。先行加法器可以有效的减少进位，延迟很大。先行加法器可以有效的减少进位，延迟很大。先行加法器可以有效的减少进位，延迟很大。先行加法器可以有效的减少进位，延迟很大。先行加法器可以有效的减少进位，延迟很大。先行加法器可以有效的减少进位，延迟很大。先行加法器可以有效的减少进位，延迟很大。先行加法器可以有效的减少迟。设二进制加法器的第设二进制加法器的第设二进制加法器的第设二进制加法器的第设二进制加法器的第 i位输入为位输入为 Xi, Yi, Xi, Yi, Xi, Yi, Xi, Yi, 输出为输出为 Si, Si, Si, 进位输入为进位输入为进位输入为 Ci ，进位输出为，进位输出为，进位输出为，进位输出为 Ci+1 Ci+1则有Si = XiSi = Xi Si = Xi Si = Xi⊕Yi ⊕CiCi+1 Ci+1 = Xi·Yi + Ci += Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci += Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)CiYi·Ci = Xi Yi +

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

vivado-constraints
vivado软件中的时序约束参考资料，很详细，不同的约束种类对应不同的命令。(vivado-using-constraints)

2019-05-15 16:20:58下载

积分：1
verilogsram
FPGA Verilog HDL 读写SRAM(SRAM FPGA Verilog HDL to read and write)

2012-11-11 11:41:04下载

积分：1
PIC单片机学习软件及其资料
PIC单片机学习软件及其资料，入门到精通(PIC MCU learning software and its information, entry to proficiency)

2019-07-04 17:17:40下载

积分：1
frequency divider
FPGA对系统50M时钟进行分频。FPGA最基本功能基础(FPGA Verilog program, key detection, program jitter elimination, jitter elimination, delay detection keys)

2019-04-27 23:35:12下载

积分：1
GgmsskModulatM
GMSK的调制解调，理理想信道，画出其功率谱。 (GMSK modulation and demodulation, management ideal channel, to draw its power spectrum.)

2020-07-02 02:00:02下载

积分：1
waveform-generator-o-VHDL-program
实现4种常见波形正弦、三角、锯齿、方波（A、B）的频率、幅度可控输出（方波 --A的占空比也是可控的），可以存储任意波形特征数据并能重现该波形，还可完成 --各种波形的线形叠加输出。 (Achieve the four kinds of common sine wave, triangle, sawtooth, square wave (A, B) the frequency and amplitude controlled output (square wave- A duty cycle is controlled), can store arbitrary waveform feature data and can to reproduce the waveform, it can perform- all kinds of linear superposition of the output waveform.)

2009-10-08 09:56:59下载

积分：1
AD9469 FPGA 代码软件无线电前端
AD9469 FPGA 代码软件无线电前端 AD9469 Verilog 代码 FIFO后数据处理等

2022-04-19 09:18:49下载

积分：1
ran_num_generator.tar
vhdl random numbergenerater

2013-04-10 16:31:28下载

积分：1
fftverilog
关于FFT实现的Verilog代码，(FFT realize on the Verilog code,)

2008-02-28 14:02:22下载

积分：1
基于FPGA的多路同步脉冲发生器设计1
说明：采用FPGA（现场可编程门序列）编写VHDL语言设计多路同步脉冲发生器，对信号进行分频处理，实现四路信号相位相差T/16和T/8的延迟相位输出，实现的四路脉冲与传统的脉冲同步器不同，它具有高集成度，高通用性，容易调整和高可靠性等特点。(Using FPGA (field programmable gate sequence) to write VHDL language to design multi-channel synchronous pulse generator, to divide the frequency of the signal, to achieve the four-way signal phase difference T / 16 and T / 8 delay phase output, the realization of the four-way pulse is different from the traditional pulse synchronizer, it has the characteristics of high integration, high-throughput, easy adjustment and high reliability.)

2020-03-18 20:52:05下载

积分：1

696516资源总数
106914会员总数
0今日下载