我的Verilog代码。

实现FPGA与DSP之间通信的接口,利用DSP的标准EMIF接口-the interface for TI DSP and Xilinx s FPGAs

用dsp解压mp3程序的算法，感觉很好，很有用，可以-with dsp decompression procedures MP3 algorithm, feel good, useful and can s

dm6446 在CE下 编程的 程序.很好的程序 -DM6446 in the CE program under the procedures. very good procedures

1、（1）32bit乘法的指令解释 （2）volume1的load.asm基础上实现一个 16bit数组的乘法累加的函数，并进行 -o2 / -o3 / 手工优化 2、c环境 C调用汇编函数，汇编函数调用c函数 addarr3(int * arr1, int * arr2, int * arr3, int * arr4, n) //汇编函数，3个数组的对应位置相加，结果放在arr4[n]中， 汇编函数调用C的子函数，它把arr1和arr2相加放到arr3[n]中； addarr2(int * arr1, int * arr2, int * arr3, n)-1, (1) 32bit multiplication instructions explained (2) the load.asm volume1 on the basis of a a 16bit multiplication cumulative array of functions, and-o2 /-o3/2 manual optimization, c environment compilation called C function, the compilation function call c function addarr3 (int* arr1. int* arr2, arr3 int*, int* arr4, n)// compilation function, 3 arrays corresponding location together, the results on arr4 [n], the compilation of the C function call function, arr1 put it together and put arr2 arr3 [n]; addarr2 (int* arr1, int* arr2, int* arr3, n)

DM642 ti c6000 多任务／ 中断使用示例-DM642 ti c6000 multi-task/interrupt the use of sample

DSP开发板全套原理图-complete DSP development board schematics

2812DSP定时器使用方法，在RAM中调试，应经通过测试。-2812DSP timer to use, in the RAM in the debugger, it shall be tested.

TMS320F2812ADC精度矫正算法-TMS320F2812ADC Accuracy of correction

基于瑞泰科技dsp2812试验箱的定时器试验源代码，熟悉对F2812的定时器中断参数设置的计算。-Ruitai technology-based chamber dsp2812 timer test source code, familiar with the timer interrupt on the F2812 parameter calculations.

TMS320F2812编写代码时所需要的各种文件，包括CMD文件，标准头文件，以及库文件