nand―flash source

msp430F437三相电表DEMO(编译器 IAR 3.42A）-msp430F437 three-phase meters DEMO (compiler IAR 3.42A)

KIEL C源代码,作UCOS II 的编程练习-KIEL C source code for UCOS II Programming Exercises

主要是在VSual Studio 2010中+QT5版本编制的qt连接数据库的代码！

AT24C64资料 AT24C64资料 -AT24C64 information AT24C64 information

EP9315的PCB原理图，希望大家踊跃下载，嘿嘿。还有就是物有所值的。 -EP9315 schematic diagram of the PCB, I hope everyone enthusiastically download,嘿嘿. There is value for money.

在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平-In digital circuit design, timing design is a main indicator of system performance in high-level design methods, control of timing was also a corresponding increase in the abstract, so more difficult to grasp in the design, but in understanding the RTL circuit timing model based on rational design methods used in the design of complex digital systems is a well-established through many design examples prove that this approach can make the circuit after the simulation significantly improve pass rates, and the system operating frequency can reach a high level

Montavista公司在嵌入式linux领域领先，此为他的产品介绍，和在中国的解决方案。-Montavista in leading embedded Linux, which was his products, in China and the solutions.

DDS发生器NIOS .c文件,在NIOSII中可以配合Verilog代码生成的自定义外设产生DDS信号-DDS generator NIOS. C files, NIOSII can be in Verilog code generation with custom peripherals DDS generated signal

1 线 （单行） 通信 （使用 DS1990A） 中的应用

Raw-OS 操作系统特性 符合MISRA C 2004 编码规范，除了几个规则之外。 采用了目前业界最先进的hybrid（混合中断架构)不仅实现了最大关中断时间为0us,cpu利用率更是远超越ucos 3等实时系统。 内核最大关中断时间无限接近0us(整个内核最大关中断时间只有20句汇编）, s3c2440系统最大关中断时间实测0.8us。 支持idle任务级别的事件驱动(协程)，基于状态机机制(fsm+hsm),所有idle 级别的事件任务共享一个栈！ 支持MPU内存保护模块 支持task 0以及workqueue的中断下半部机制，轻松降低系统最大关中断时间到最低,以及大大提高了系统的实时性。 支持task 256个优先级 支持task无限多个 支持semaphore无限多个 支持task级别的私有semaphore,即一个任务有一个私有信号量。