verilog 万能流水灯

这是维特比译码器 verilog 代码生成器进行测试和 FPGA 验证。

基于VHDL语言编写，可下载到FPGA板子上实现的cordic算法实现的设计，并用该算法实现sin和cos的计算，计算结果显示在数码显示管上，已包含按键防抖动功能的实现。(Based on VHDL language, can be downloaded to the the cordic algorithm implemented in the FPGA board to achieve the design and calculation of sin and cos using this algorithm, the results displayed on the digital display tube is included on the function of the realization of the button shake.)

一种实现计算机接口rs232与FPGA通信的基于VHDL语言设计的一段非常简洁的程序(A RS232 computer interface implementation with FPGA-based VHDL language communications designed a very simple procedure)

能为 sd 和 eMMC 参考，基于 verilog 的计算器计算 crc7，你会喜欢它。很好，说的源代码是太瘦了，没问题，但是你能感觉到，代码本身是很好的尽你所能 see.also，包含.exe 程序计算，其中你可以竞争。

FPGA编写环境，具有仿真容易，软件内存小的特点(FPGA authoring environment, with easy simulation software features small memory)

GMSK vhdl generated from simulink

Material to learn how to use system verilog and how to write testbenches for verification.

8aqm调制串并转（1:3）换部分vhdl程序(8aqm string and convert vhdl program)

无符号的并行乘法器的结构基于观察在增殖过程中的部分产品可以并行计算。 乘法运算的符号操作数，2 的补数系统中生成双长度的积。总体战略是累积的部分产品作为选定由乘数位添加版本被乘数。

用于实现锁相光子计数技术的累加器，verilog语言(Accumulator achieve specific cases for accumulator lock detection of photon counting technique)