Arduino伺服控制的源代码

软件的使用方法极为简单。输出信号时，只要选中或取消引脚号，就能在相应的引脚得到相应的脉冲信号（统一为选中为高电平，取消为低电平），“清零”按钮为对应该组的所有信号清零。 输入信号的波形显示，按“开始”按钮为开始进行显示，“停止”为暂停。-software is extremely simple to use. The output signal, as long as the elections or cancel pin, can the corresponding pin corresponding to the pulse signal (for the elections to allow high output, to remove the low-level). "Reset" button to the right of all groups should be reset signal. The input signal waveform shows that the "start" button to start showing that the "stop" for the suspension.

像 ubunto barr 颜色司的变化与进步巴尔的酒吧在节点和多 mure，我发现这分组件时寻求其他人为我的项目。

一个猜单词游戏，由计算机或一方给出一个单词，另一方根据单词的个数猜出单词。-guess a word game by a computer or one of a word is given, the other party under the words to guess the number of words.

这海南大学的vrml源文件，观看代码请用vrmlpad编辑器，预览请用bs.-这 ??南

我的个人站点请大家多多看看 -my personal site please look at the many

完全仿照微软公司的扫雷游戏，VC开发。 -entirely modeled on Microsoft"s demining game, VC development. Microsoft entirely modeled on the mine games, VC development.

循环冗余检查 (CRC) 是在数字系统中，例如，常用的试验压实密度泛函理论 （可测性设计） 电路中，网络和存储设备检测到的原始数据意外更改错误检测代码。输入一个短校验值附加，这些系统得到的数据块的基于及其内容 ； 及多项式除法的余数检索重复计算，并且检查值不匹配时，可以对推定的数据损坏或有缺陷的结果采取适当的行动。 在这个实验室中，我们需要设计参数化的 crc 校验模块 （在 Verilog） 来生成固定长度检查值根据给定的多项式函数。我们使用一种脚本语言 （Perl 或 Python） 来生成用户定义的参数化的 CRC 模块数据宽度和多项式函数.

JTAG TAP controller verilog source code

Rational rose 编程设计流程指导-Programming Rational rose design process to guide