DDR SDRAM控制器verilog代码及中文说明文档

ads1255 spi verilog驱动,已测试过，可以使用。

Quartus? II 相关的语言 详细介绍了VHDL verilog软件开发过程(Quartus ? II related language detailed introduces the verilog VHDL software development process )

说明：  VIVADO SOC 使用文档 基于zynq 7020(vivado soc example text of zynq)

代码是伪随机数生成和检测的模块，用于通信行业的FPGA编程。包括VHDL和Verilog两种语言的版本。用于做接口测试。(This module generates or check a PRBS pattern.)

利用SCCB和FPGA实现视频采集的论文，对相关开发人员具有很强的参考价值！ (FPGA implementation using the SCCB and video collection of the papers, the relevant developer has a strong reference value ! )

基于FPGA的ip核FIR低通滤波器，实现滤波功能，简单好用(FPGA-based ip core FIR filter for filtering function, easy to use)

奇数分频-此程序对输入频率sysclk有奇数（X）分频的功能(Odd frequency- this program has an odd number of input frequency sysclk (X) frequency function)

作为一种古老的接口，支持的分辨率远高于HDMI和DVI，1920分辨率根本不在话下，本设计在QUARTUS下设计，编译，加载运行通过效果良好。

说明：  Use of Kalman and EKF on two-phase permanent magnet synchronous motor of the state estimate CDCDCDCDCCC

Altera DE2 开发板试验2 第1部分VHDL答案(Altera DE2 Lab2 part1 VHDL answer)