FPGA的设计,VHDL编程,Max Plus模拟,在实际电路验证…
于 2023-01-15 发布
文件大小:263.58 kB
0 193
下载积分: 2
下载次数: 1
代码说明:
FPGA数字钟的设计,用VHDL语言编程,max+plus仿真,可在实际电路中验证-FPGA design, VHDL programming, max plus simulation, in the actual circuit verification
下载说明:请别用迅雷下载,失败请重下,重下不扣分!
发表评论


