verilog HDL语言的综合实验

FPGA实现乒乓球游戏 代码及仿真 VGA实现(FPGA realizes table tennis game code and simulation VGA implementation)

这也是VHDL语言编写的一个小程序，对于VHDL入门很有帮助~~(This is a small program VHDL language, VHDL entry-helpful ~ ~)

汉明码学习，以（7，4）为例，仿真正常。(Hamming code learning, taking (7, 4) as an example, the simulation is normal.)

quartus ii 环境下，一个完整的利用TEXTIO仿真的源代码，包括读数据文件和输出数据到文件。(Under quartus ii environment, a complete simulation using TEXTIO source code, including reading data files and output data to a file.)

应用背景用于实现多个触发器和更高的高层次的计算应用。本代码提供了仿真结果，合成结果，波形，工作代码的截图。关键技术本代码提供了仿真结果，综合结果，波形，工作代码的截图，并采用了多个触发器实现了多个触发器和更高水平的计算应用程序。

说明：  verilog开发的经典教材，详细介绍了语法，常见历程，以及通用的程序段(verilog development of the classic materials, detailed information on syntax, common history, as well as the common program segment)

vhdl project at sbu uni in iran uart

数字频率计，测量范围0-1GHZ,测周测频自动转换，精度极高，花了很长时间，不过还是有一点点小问题，有待改进.(Digital frequency meter, range 0-1GHZ, automatic conversion measured weekly frequency measurement, high precision, took a long time, but still a little small problems to be improved.)

说明：  模拟交通灯 verilog CPLD EPM1270 源代码(Simulation of traffic lights verilog CPLDEPM1270 source code)

此文件将帮助您了解如何理解和描述硬件软件二中的和在与 techbench 模型 sim 中模拟。此文件包括模块时钟分频器、 时钟计数器、 显示。谢谢你 ！