-
SMBUS总线的verilog实现
实现两个状态机和不同的数据传输方式,按照smbus总线的要求进行调节每位的传输,从起始位到终值位,能够较好的实现
- 2022-03-25 14:06:09下载
- 积分:1
-
multi8x8
节约资源型 8位*8位 运算VHDL代码,采用串行运算,8 个时钟周期完成一次运算。QUARTUS下已验证(resource conservation-8* 8 Operational VHDL code, using serial computation. 8 clock cycles to complete an operation. QUARTUS has been under test)
- 2006-12-07 13:22:48下载
- 积分:1
-
smartWasher
QUARTER编程环境实现的智能洗衣机系统,通过DE0板子进行模拟,组要完成洗衣机5个步骤的顺序过程以及系统相应动作(QUARTER programming environment of intelligent washing system, through simulation DE0 board, groups 5 to complete the washing process and the system the sequence of steps corresponding action)
- 2020-11-06 13:19:49下载
- 积分:1
-
宝宝挂
最新热血江湖外挂,需要的可以下载,游戏开心热血江湖应用辅助(Yulgang latest plug-in needed to download, games happy))
- 2020-06-23 09:20:02下载
- 积分:1
-
SPI verilog 的实现 详细全面
SPI的Verilog实现(非常的全面和详细,还带有SPI算法的注解),此代码是SPI接口的Master和slaver 的Verilog源代码
- 2022-03-24 23:00:52下载
- 积分:1
-
整个工程代码
掌握SDRAM数据读写、刷新、初始化以及FPGA串口收发时序,熟练FIFO IP核的生成和调用。(Master SDRAM data read and write, refresh, initialization and the timing of sending and receiving of the serial port of the FPGA, skilled in the generation and invocation of the FIFO IP core.)
- 2019-01-21 17:21:27下载
- 积分:1
-
Buzzer-music
基于FPGA实现蜂鸣器播放音乐的功能
使用芯片为EP2C8Q208C8N,使用普通蜂鸣器,由于频率不同可实现放歌功能,本例设计的是《友谊地久天长》,使用Verilog语言编程,本例子有工程文件、仿真、波形,经过测试可以使用。(Play music based on FPGA buzzer functions using chip EP2C8Q208C8N, using ordinary buzzer, since the frequency of different functions can be realized sing, in this case the design is " Auld Lang Syne" , using Verilog language programming, this project examples files, simulation, waveform, tested can be used.)
- 2016-07-05 16:15:13下载
- 积分:1
-
verification environment to verify synchronous FIFO
-&同步FIFO的验证环境。
- 2022-12-14 19:40:03下载
- 积分:1
-
高效LDPC码编码器FPGA开发,VerilogHDL编写,与MATLAB仿真比较
应用背景WIMAX 标准采用LDPC码作为其可选的信道编码方案。WIMAX 标准是继CDMA200,WCDMA,TD-SCDMA之后于2007年获ITU批准的第四个全球3G标准。WIMAX 标准的LDPC码以其优异的纠错性能成为近年来人们研究的热点。研究了LDPC码的基本编码算法:生成矩阵法、基于近似下三角的编码算法、RU算法、LU算法之后,深入研究了基于RU算法的WIMAX标准LDPC码编码器的实现。关键技术比较标准中给出的三种编码算法。生成矩阵法 和基于近似下三角的编码算法 没有充分利用该标准LDPC 码校验矩阵的特点,为降低所设计的编码器的复杂度,我们采用标准中给出的RU算法。该Verilog程序有完整的编码步骤,输出2304bits的码字,并与MATLAB仿真输出码字比较,验证了其正确性
- 2022-07-11 21:13:48下载
- 积分:1
-
加法器
说明: 4位加法器,4位数字相加及进位功能的实现,主要利用Verilog语言实现,简单轻松,且代码量少(a adder which can realize 4 bit numbers adding)
- 2020-10-31 11:05:41下载
- 积分:1