华清远见，黑色经典系列之嵌入式linux应用程序开发详解

开发平台:ADS 1.2 功能：ARM下JPG文件转成BMP文件 1、在C盘根目录下放一个JPG文件，改名叫test.jpg 2、在ads1.2的AXD下选ARMULATE仿真。 3、运行完毕，在C盘根目录下会产生一个test.bmp文件 注意：有的JPG文件格式可能不兼容，最好先用WINDOWS XP自带的画图程序打开并 保存一下。 Seloo luo seloo@tom.com 2008-10-10-Development platform: ADS 1.2 features: ARM under the JPG file into a BMP file 1, in the root directory C decentralization a JPG file, changed his name to test.jpg2, the AXD in ads1.2 election under ARMULATE simulation. 3, run finished packing in the C directory will produce a document Test.bmp Note: Some JPG file format may not be compatible, it is best to use WINDOWS XP built-in drawing program to open and save you. Seloo luoseloo@tom.com2008-10-10

是一个按键控制的录音笔，由汇编和C编写的，无解压密码-control is a button recording T, and C compilation prepared by the non-extracting passwords

AVR SDMMC flash file system..fat16/32 support..ICCAVR source code included... cool:)

应用背景最近用CYCLONE FPGA做的视频图像叠加板需要存储一些用户配置信息，而EPCS4配置芯片除了存储FPGA配置信息和NIOS II程序外，还有很多存储空间剩余未使用，刚好可以用来做用户配置信息存储。关键技术 调试过程中可以在执行alt_epcs_flash_write前手动修改epcsbuf数组内的值，在执行alt_epcs_flash_read前再更改epcsbuf数组内的值为其他值，如果执行alt_epcs_flash_read后epcsbuf数组内的值恢复到执行alt_epcs_flash_write前的值，那么对EPCS芯片的读写操作已经成功了

FPGA设计高级进阶,FPGA内部培训核心讲义，对开发FPGA的高级人员和初级人员都非常有用-FPGA design

嵌入式数据

应用背景想要用905无线模块实现通信功能的用户可以使用，该代码通过测试，可以使用。此代码分为两部分，一部分为发送，一部分为接收使用时请注意。关键技术经过无数前人的使用和优化此代码已经很成熟，您也可以把您的想法加进去使其变得更加完善。

lcd显示屏的英文显示，其中ASII.H为英文点阵库，可由字库工具生成。-LCD display in English, which ASII.H English Lattice library, library tools can be generated.

下面是Cypress 2.4 GHZ收发器模块CYWM6935的代码

由 Xilinx 提供的 IIC 接口，使用 AXI interface。 Features ‧ AXI interface is based on the AXI4-Lite interface ‧ Master or slave operation ‧ Multi-master operation ‧ Software selectable acknowledge bit ‧ Arbitration lost interrupt with automatic mode switching from master to slave ‧ Calling address identification interrupt with automatic mode switching from master to slave ‧ START and STOP signal generation and detection ‧ Repeated START signal generation ‧ Acknowledge bit generation and detection ‧ Bus busy detec ‧ Fast mode 400 KHz operation or standard mode 100 KHz ‧ 7-bit or 10-bit addressing ‧ General call enable or disable ‧ Transmit and receive FIFOs - 16 bytes deep ‧ Throttling ‧ General purpose output, 1 bit to 8 bits wide ‧ Dynamic Start and Stop generation ‧ Filtering on the SCL and SDA signals to eliminate spurious pulses