Veriolg HDL的D触发器

8086微机原理实验：8251串行接口、8253计数器、数码管、跑马灯。汇编语言。(8086 microcomputer principle experiment: 8251 serial interface, the 8253 counter, digital tube, Marquee. Assembly language.)

在fpga上实时实现图像的直方图均衡化，有效利用fpga芯片的片内资源，不需要添加片外的存储芯片。本代码是基于ycbcr处理的，其实只对亮度分量进行直方图均衡化，之后同步cb，cr颜色分量，避免偏色问题！代码接口为y,cb,cr,以及行场信号，hs,vs,de.最终的处理效果可以达到在pc机上的效果，但是比pc块很多，几乎可以实时完成处理

传统的一个按键一个端口的方法，若要实现16个按键，则需要16个端口，而现在这个矩阵键盘的设计，16个按键，仅仅需要8个端口，如果使用16个端口来做矩阵键盘的话，可以识别64个按键，端口的利用率远远比传统的设计好的多，所以如果需要的按键少的话，可以选择传统的按键设计，如果需要的按键比较多的话，可以采用这种矩阵键盘的设计。

Altera大学计划程序包，基于Nios II的源代码(Altera University program package, based on the Nios II source code)

我们已在 verilog （硬件描述语言） 实施 D 触发器。该代码被合成模拟在 Xilinx ISE 设计套件 14。

能够实现 LCD时序驱动,通常cpu送出的信号为data bus信号，液晶屏幕并不能正常显示，需要lcd driver(LCD timing controller, usually cpu send out the data bus signal, so the lcd driver can t display normally, need the driver)

说明：  利用FPGA实现对外设按键的控制，例如用户库用按键控制跑马灯的效果(FPGA is used to realize the control of external keys, such as the effect of user database using keys to control the running horse lamp)

基于FPGA编写一个时间显示，计数功能，年月显示的程序，(FPGA-based preparation of a time display, counting, years show program,)

matlab代码，利用Farrow结构设计分数延时滤波器，滤波器阶数和个数可分别进行设置，利用最大最小准则近似。(Matlab code, using Farrow structure design fractional delay filter, filter order and number can be set separately, using the maximum and minimum criterion approximation.)

verilog实现RTC功能，可直接用于芯片开发中。(verilog achieve RTC function can be directly used for chip development.)