格雷码转二进制的Verilog程序

主要用于信道编码，可以防止相位的翻转，计算码元之间的相位变化以后，做差分传输，接收端根据前一码元的相位进行解差分。

用Verilog实现1602的配置及功能。正确编译与实现(Realized by Verilog 1602 configurations and functions. Compilation and implementation of the right)

基于FPGA Verilog驱动线性TCD1254GFG传感器驱动程序，驱动频率2MHz，帧率333帧每秒，曝光时间调节范围0-3000us，带数据读取时序1MHz。(The driver of linear TCD1254GFG sensor is driven by Verilog based on FPGA. The driving frequency is 2MHz, the frame rate is 333 frames per second, the exposure time adjusting range is 0-3000us, and the reading time sequence is 1MHz.)

vmm primer的使用使用文档，和之前vmm primer源代码配套使用！(vmm the primer use of the use of the document, and before supporting vmm the primer the source code to use!)

FIR滤波器的verilog HDL代码示例，以16阶为例(Verilog HDL code for fir filter)

基于SHA-1算法和DS28E01加密芯片的FPGA系统设计，该上传文件为整个设计的系统文件。Quarter软件编程的Verilog程序，包含仿真调试界面。(Design of FPGA system based on SHA-1 algorithm and DS28E01 encryption chip。)

emmc协议的实现代码，包含了SD协议，usb实现协议(The implementation code of EMMC protocol)

简单的12位的AD转换实现，开发平台为vivado，开发语言为verilog。

ZardWars Files ------------------------------

电子设计竞赛中获二等奖，在FPGA中实现的两路自然采样SPWM