-
DSP2812 chip AD calibration code will be able to easily chip ADC precision calib...
DSP2812片内AD校准代码,可以轻松将片内ADC精度校准到3%以内.rar-DSP2812 chip AD calibration code will be able to easily chip ADC precision calibration to within 3%. rar
- 2022-07-15 16:55:06下载
- 积分:1
-
菲利普pnx1300 dsp 下的stv0299数字卫星高频头的驱动程序。
菲利普pnx1300 dsp 下的stv0299数字卫星高频头的驱动程序。-Philippe pnx1300 dsp stv0299 the first digital satellite high-frequency drivers.
- 2022-07-23 19:55:44下载
- 积分:1
-
DSP2407的外置AD加DSP的M15伪码快速捕获程序,可下载,烧写,可运行...
DSP2407的外置AD加DSP的M15伪码快速捕获程序,可下载,烧写,可运行-DSP2407 external AD plus the M15 PN code DSP Rapid Acquisition procedures, can be downloaded, programmer, can run
- 2022-01-25 16:46:06下载
- 积分:1
-
一个应用比较广泛的DSP开发的平台,C6713的外设URAT的编程,非常的详细...
一个应用比较广泛的DSP开发的平台,C6713的外设URAT的编程,非常的详细-C6713 URAT
- 2022-10-02 11:30:04下载
- 积分:1
-
DSP通过EMIF接口与外部FIFO通信并实现IQ调制功能
DSP通过EMIF接口与外部FIFO通信并实现IQ调制功能-DSP through the EMIF interface with external FIFO communication and realize IQ modulation function
- 2022-12-03 16:40:03下载
- 积分:1
-
Use timer interrupt the production of square
利用定时器中断制作方波发生器,通过LED灯的暗亮时间来测量其周期-Use timer interrupt the production of square-wave generator, through the dark bright LED lights to measure the cycle time
- 2022-02-05 00:06:39下载
- 积分:1
-
用5402DSP实现的IIR滤波器。希望互相学习
用5402DSP实现的IIR滤波器。希望互相学习-5402DSP realize with the IIR filter. I hope to learn from each other
- 2023-09-04 17:20:03下载
- 积分:1
-
Dsp principle and application procedures for the seventh chapter source code, yo...
Dsp原理及应用第七章节程序源码,可以为您引入Dsp的开发领域,-Dsp principle and application procedures for the seventh chapter source code, you can introduce Dsp the development field,
- 2022-05-10 15:51:41下载
- 积分:1
-
DSP/BIOS TSK程序。
DSP/BIOS TSK任务线程建立例程。-DSP/BIOS TSK program.
- 2022-05-21 12:55:01下载
- 积分:1
-
一种新型的 LUT 设计优化 DSP 应用程序结构
在文献中已经报道了几种架构的内存为基础的实施数字信号处理器的算法,涉及正交变换和数字滤波器。乘法是在信号处理和ALU,乘法器主要运算采用查找表(LUT)作为其计算的记忆。然而,我们没有发现任何显着的工作记忆LUT优化乘法。提出了查找表的设计一种新的方法,其中只有奇数多存储(OMS)方案。此外,反对称的产品编码(APC)方法,LUT减小一半,提供了一种减少。当APC方法结合OMS技术,两补码运算可以简化由于输入地址和LUT的输出可以被转化为奇数,从而减少LUT尺寸四分之一的常规lut.the LUT乘法器提出字的大小= W = 5和6比特编码的Verilog和在Xilinx 13.4合成。研究发现,提出了基于LUT的乘数是同等面积的大小和时间复杂度为8位字,但较高的字的大小,它涉及比CSD地区少倍增时间明显减少(CSD)为基础的乘数。对于16位和32位字大小,分别提供超过节省面积延迟产品在相应的CSD乘数30%和50%。
- 2023-04-30 00:40:03下载
- 积分:1