登录
首页 » Verilog » 视频解码RGB转YUV模块(verilog)

视频解码RGB转YUV模块(verilog)

于 2022-08-23 发布 文件大小:1.23 kB
0 186
下载积分: 2 下载次数: 1

代码说明:

视频解码之RGB转YUV模块,用verilog语言实现 RGB和YUV都是色彩空间,用于表示颜色,两者可以相互转化。 YUV(亦称YCrCb)是被欧洲电视系统所采用的一种颜色编码方法(属于PAL)。YUV主要用于优化彩色视频信号的传输,使其向后兼容老式黑白电视。与R GB视频信号传输相比,它最大的优点在于只需占用极少的带宽(RGB要求三个独立的视频信号同时传输)。      中"Y"表示明亮度(Lumina nce或Luma),也就是灰阶值;是个基带信号。而"U"和"V"表示的则是色度(Chrominance或Chroma),作用是描述影像色彩及饱和度,用于指定像素的颜色。U和V不是基带信号,它俩是被正交调制了的。 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • shengyinchuli
    通过matlab对于声音进行处理,实现FFT,均值,方差,中值滤波,自相关分析,白噪声等处理(Matlab sound processing, FFT, mean, variance, median filtering, autocorrelation analysis, white noise and processing)
    2021-03-01 22:29:34下载
    积分:1
  • apb_uart_sv-pulpinov1
    SystemVerilog 写的APB总线接口的uart 代码,带testbench.(Uart code of APB bus interface written by SystemVerilog, with testbench.)
    2018-04-17 14:44:15下载
    积分:1
  • altfp_matrix_mult
    浮点数 矩阵乘法模块 verilog语言编写 可直接调用(Floating-point matrix multiplication module can directly call verilog language)
    2013-12-18 15:08:36下载
    积分:1
  • 32位流水线浮点加法器
    浮点系统是为在大动态范围内提供高分辨率而开发的。当动态范围有限的定点系统出现故障时,浮点系统通常可以提供解决方案。然而,浮点系统带来了速度和复杂性的惩罚。大多数微处理器浮点系统符合已出版的单精度或双精度IEEE浮点标准。
    2022-02-07 22:08:07下载
    积分:1
  • 将Rs232转化为Rs485
    前面上传了一个RS485通信的Verilog代码,这一个是另外一种方式实现RS485通信的Verilog代码。通过多种代码对比,有利于设计需要的电路。此外由于软件的不同,需要利用源码,在自己的软件上新建工程文件,实现运行,仿真
    2022-10-14 17:40:04下载
    积分:1
  • 用FPGA控制nrf24l01的收发消息。
    该文件中包括整套的用FPGA控制的nrf24l01的收发消息功能。通过用温度传感器ds18b20,在一个FPGA中测出温度,然后用无线nrf24l01发送出,在另外一个FPGA中的nrf24l01中接收发送过来的数据,并进行处理,并将测试出的温度数据用数码管读出。该文件为整套代码,在ep4ce22f17中测试成功。
    2022-04-27 23:17:14下载
    积分:1
  • XUAN-ZHUAN-led
    旋转LED 实现自适应转速 字幕滚动 对接的程序(Rotating LED Adaptive Speed ​ ​ subtitles scroll docking program)
    2013-02-06 16:17:56下载
    积分:1
  • edc_spi_command
    单片机和FPGA的通信程序,发送5个数,传输稳定,可以自行修改可一次传多个数(MCU and FPGA communication program, send five the number of stable transmission, you can modify the number may be more than one pass)
    2013-09-14 21:09:52下载
    积分:1
  • Verilog计数器、编码器、加法器
    说明:  verilog编码器、计数器、加法器的程序(Verilog encoder, counter, adder procedures)
    2019-01-26 21:50:01下载
    积分:1
  • ddr_for_controller_and_phy
    说明:  这是本人曾经参与的一个DDR controller接口项目,主要是FPGA rtl实现,仅供参考。(This is a DDR controller interface project that I once participated in, mainly implemented by FPGA RTL, for reference only.)
    2020-12-21 20:59:08下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载