网站首页

SHA1算法

于 2022-08-18 发布文件大小:49.48 kB

 0  185

下载积分: 2 下载次数: 1

我要下载

代码说明：

该文档中包含用Verilog编写bq26100的SHA1算法，以及含bq26100如何编写程序控制加密认证的详细步骤的PDF文档。该Verilog算法程序已经在实验中验证可行，代码已经过优化。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

设计与表征的并行前缀加法器使用 Fpga
并行前缀加法器（也被称为carrytree

2022-10-09 12:20:02下载

积分：1
SRAM完整实现——verilog语言
本代码基于Xilinx FPGA开发平台，采用Verilog语言编写，完整SRAM所有功能。已经过测试验证。

2023-06-19 17:40:03下载

积分：1
fifo
异步FIFO 输入: 16bit 输出:16bit 深度:256(Asynchronous FIFO Input: 16bit Output: 16bit Depth: 256)

2017-07-10 14:02:36下载

积分：1
FPGA读写SDRAM的实例
fpga 对sdram的读写在quartus平台下可以仿真实现

2022-08-05 12:30:47下载

积分：1
m60
使用verilog实现模六十计数即0-1-2-3-4-5-.......-59-0-1-2的功能。(Use Verilog to realize the function of the mode sixty count, 0-1-2-3-4-5-....-59-0-1-2.)

2018-02-10 14:13:27下载

积分：1
testbench
说明： altera 最新的CYCLONE IV的pci-e核的testbench，VHDL源程序。(altera latest CYCLONE IV of the pci-e core testbench, VHDL source code.)

2010-04-22 10:20:24下载

积分：1
inverter chain
说明：基于HSPICE实现的反相器链，并分析电路延时(Inverter chain based on HSPICE, and analyze circuit delay)

2020-04-21 12:55:52下载

积分：1
16bit-Mulitiplier-Verilog-procedure
这是一个16位乘法器Verilog程序，包括有符号位和无符号位乘法器(This is a 16-bit multiplier Verilog program, including the sign bit and no sign bit multiplier)

2012-12-25 11:33:48下载

积分：1
Verilog经典教程-夏宇闻
硬件描述语言HDL(Hardware Description Language)经典教程(Classic Verilog tutorials)

2018-08-07 16:43:11下载

积分：1
pcf8563
pcf8563，在quartusII下VERILOG编写的数字时钟程序，8位数码管显示(pcf8563, written in quartusII VERILOG digital clock program, eight digital display)

2013-12-24 21:46:21下载

积分：1

696516资源总数
106914会员总数
0今日下载

SHA1算法

0 个回复

热门标签

热门下载