-
14_SDRAM
说明: 高速流水的SDRAM控制器,最高速度可达速度在200M左右(high speed SDRAM controller)
- 2019-06-17 18:43:54下载
- 积分:1
-
myuart
使用verilog语言编写的异步串口模块,带有16级深的FIFO,它与DSP28335的SCI相似,可以帮助初学者更快地理解FPGA和DSP的硬件结构和编程思路(Use verilog language of asynchronous serial port module, FIFO with deep level 16, it was similar with DSP28335 SCI, can help beginners to understand faster the FPGA and DSP hardware structure and programming ideas)
- 2013-07-25 11:45:57下载
- 积分:1
-
MifFileGen
VC++6.0软件生成Altera公司FPGA内部存储器ROM初始化数据mif格式文件。方便通过QuartusII导入波形等参数。强调这个是例子,生成的是一个定点的正弦数据表文件,需要用到的请自行修改源代码。(This software generates internal memory ROM initialization mif format data file for FPGA product by Altera. Facilitate the passage of the waveform parameters such as import QuartusII)
- 2013-07-19 02:32:45下载
- 积分:1
-
PWM_LED
基于DE2_70平台,编写nios软核c代码,控制流水灯,硬件实现验证通过,适合入门(Based DE2_70 platform, written nios soft core c code, control water lights, verified by hardware implementation, suitable for entry)
- 2014-07-21 11:48:06下载
- 积分:1
-
用 vhdl 语言实现的 8 位 crc
在这里,我们目前使用 VHDL 的 8 位 crc 设计。循环冗余校验是讨论检测错误的通信,使用 vhdl 语言这一过程变得快速和可靠。
- 2022-02-26 12:38:01下载
- 积分:1
-
HDLC控制器
HDLC控制器源码,包括单独HDLC的Tx端和Rx端实现,以及顶层带FIFO和Wishbone总线控制器的实现,通过Wishbone可方便与CPU连接,通过软件控制整个HDLC控制器的工作。
- 2023-06-14 17:55:03下载
- 积分:1
-
用FPGA实现的模糊控制器 部分用VHDL编写的源程序
用FPGA实现的模糊控制器 部分用VHDL编写的源程序-Using FPGA to achieve some of the fuzzy controller using VHDL source code prepared
- 2022-03-26 02:28:39下载
- 积分:1
-
pc104vhdl_change
PC104总线的CPLD代码,调试已经通过,可以修改应用到其他的工程(PC104 bus CPLD code, debugging has been passed, you can modify the application to other engineering
示例用法:)
- 2013-08-29 12:07:43下载
- 积分:1
-
making a simple clock using altera vhdl
making a simple clock using altera vhdl
- 2022-04-16 21:53:47下载
- 积分:1
-
steper motor
stepper motor module on spartan 6 and 24MHz clock fequency
- 2019-03-10 15:44:31下载
- 积分:1