vga 控制器

使用Verilog编写的正弦波生成工程，使用ROM核产生，利用mif文件(Written using Verilog sine wave generation projects using ROM nuclear generation, use mif file)

Verilog实现FPGA的VGA塞瑟条纹显示代码，测试完全正确，可以成功的实现功能。

说明：  一个8位RiSC单片机的VHDL代码， 具有很好的参考价值。(an eight RiSC SCM VHDL code, is a good reference value.)

该源代码是实现14路并行的16QAM的调制，以及解调，其中还包含测试文件，已经在altera FPGA上面实现了其正确性，可以直接拿来使用。

FPGA_CPLD-SHC多款FPGA CPLD开发板的原理图，很好的线路设计参考(FPGA_CPLD-SHC Variety of FPGA CPLD development board schematics, a good reference circuit design)

实现任意整数倍的信号分频，可调，不存在毛刺，波形完整，可运于信号的分析与检测(Arbitrary integer multiple of the signal frequency, adjustable, there is no glitch, waveform integrity, and can transport the analysis and the detection signal)

说明：  64位数据的CRC-32校验的，Verilog实现，算法并行优化(64-bit data CRC-32 checksum, Verilog implementation of a parallel optimization algorithm)

本文阐述了设计的 4 位携带看前方 adder.this 加法器是比较会波及进位加法器的高速度。

Basic VHDL code to create a sine wave generator for an FPGA board.

利用FPGA控制SRAM读写操作，清晰描写SRAM时序，工作原理。读写操作比较简单，一定要结合芯片的时序去写