登录
首页 » Verilog » aynchronous fifo 项目

aynchronous fifo 项目

于 2022-04-30 发布 文件大小:12.52 MB
0 129
下载积分: 2 下载次数: 1

代码说明:

先入先出 (FIFO) 内存结构广泛用于缓冲处理块之间的数据传输。高性能、 高复杂度数字系统越来越多地被要求不同的模块之间传输数据,甚至不相关的时钟频率。双时钟 FIFO 是一个更复杂的函数,可提供高速数据缓冲对于异步时钟域应用程序。建议的设计利用了一种有效的内存数组结构,并可以运行在应用程序中存在多个时钟周期的延迟时间的地方。它还包括一个可配置的同步电路,同步异步信号 FIFO 内。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fir
    用窗函数法设计一个线性相位FIR数字低通滤波器,用理想低通滤波器作为逼近滤波器,通带截止频率为0.2 ,阻带截止频率为0.4 ,阻带衰减不小于-40dB。(Window function method to design a linear phase FIR digital low-pass filter, as an ideal low-pass filter for approximation filter passband cutoff frequency of 0.2 stopband cutoff frequency of 0.4, the stop-band attenuation of less than-40dB.)
    2012-09-24 13:54:07下载
    积分:1
  • 基于verilog的串口收发协议
    基于verilog的串口收发程序,使用组合逻辑加时序逻辑的方式编写,易于灵活修改!
    2022-09-06 08:45:02下载
    积分:1
  • c_xapp260
    xilinx应用指南xapp260的中文翻译版本。利用 Xilinx FPGA 和存储器接口生成器简化存储器接口。本白皮书讨论各种存储器接口控制器设计所面临的挑战和 Xilinx 的解决方案,同时也说明如何使用 Xilinx软件工具和经过硬件验证的参考设计来为您自己的应用(从低成本的 DDR SDRAM 应用到像 667 Mb/sDDR2 SDRAM 这样的更高性能接口)设计完整的存储器接口解决方案。(The use of Xilinx FPGA and Memory Interface Generator to simplify memory interface. This white paper discusses the various memory interface controller design challenges facing Warfare and Xilinx solutions, but also explains how to use Xilinx Software tools and hardware-proven reference designs to be for your own With (from low-cost DDR SDRAM applications to such as 667 Mb/s This higher performance DDR2 SDRAM interface) design a complete deposit Storage device interface solution.)
    2009-11-03 10:01:20下载
    积分:1
  • AM-800480SBTMQW-TW0-pdf
    800 x 480 / inch lcd
    2013-01-15 21:43:46下载
    积分:1
  • 网络 UDP协议,支持ML605开发板,
    利用ISE本身的IP核,实现GMII的网络传输,在ML605开发板上调试过,可以跑,有兴趣的可以看看,相互学习嘛
    2022-11-29 23:45:04下载
    积分:1
  • HDB3
    FPGA实验_HDB3编码器设计(包含5个模块)(FPGA design experiments _HDB3 encoder (including 5 modules))
    2020-11-30 10:29:28下载
    积分:1
  • performance-of-pcie
    本白皮书探讨了在PCI Express的因素 技术可能会影响性能。它还 提供指导如何估算 的系统性能。(This white paper explores the factors in PCI Express technology may affect performance. It also provides guidance on how to estimate the system performance.)
    2013-10-29 10:52:43下载
    积分:1
  • PCIe_Lab(ALTERA-V5PCIe)
    这一设计实例深入浅出,介绍怎样产生一个Qsys子系统。 您将产生一个含有以下组成的Qsys系统:在Cyclone IV GX收发器入门套件上,设计带嵌入式收发器的Gen1×1硬核IP的 PCI Express IP编译器。 (Qsys system: the Cyclone IV GX Transceiver Starter Kit, designed with embedded transceivers Gen1 × 1 hard IP PCI Express IP compiler.)
    2020-12-02 18:39:25下载
    积分:1
  • rc6_decryption
    rc6 algorithm designed based on verilog and is verified
    2020-12-01 21:59:28下载
    积分:1
  • codelock
    说明:  用VHDL实现密码锁功能,用状态机实现,分管理员和用户两种功能,可分别修改密码,重置密码等。(codelock,VHDL,state)
    2010-03-19 13:32:14下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载