登录
首页 » Verilog » 基于verilog的出租车付费系统

基于verilog的出租车付费系统

于 2022-04-18 发布 文件大小:102.32 kB
0 166
下载积分: 2 下载次数: 1

代码说明:

基于verilog的出租车付费系统 带验证模块

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • UART_Send_handle
    这是一个很好的基于verilog的串口通信422模块,已经经过多次验证,绝对可靠,可直接使用,本人已在工程中多次使用,无误差(This is a good serial communication based on Verilog 422 module, has been repeatedly verified, absolutely reliable, can be used directly, I have repeatedly used in the project, no error)
    2021-04-07 15:49:01下载
    积分:1
  • spartan6_GTP
    基于xilinx公司的SPARTAN6系列芯片的高速全双工串行收发器(high-speed transceiver based on spartan 6 of Xilinx PFGA)
    2018-03-08 23:14:30下载
    积分:1
  • fftshixian
    基于FPGA编写的verilog代码,在xilinx上仿真实现FFT变换(FPGA-based verilog code written in xilinx FFT transform Simulation)
    2015-04-05 11:42:08下载
    积分:1
  • polyphaseFIR_1v0
    polyphase fir dilter
    2016-02-19 21:32:07下载
    积分:1
  • liuy
    一个精确时钟的v-log程序,只用一个全局时钟,增加了精确度(An accurate clock in the v-log program, only one global clock, increased accuracy)
    2010-08-25 12:26:25下载
    积分:1
  • VHDL-for-engineers
    本书比较系统地介绍了VHDL 的基本语言现象和实用技术全书以实用和可操作 为基点简洁而又不失完整地介绍了VHDL 基于EDA 技术的理论与实践方面的知识 其中包括VHDL 语句语法基础知识第1 章第7 章逻辑综合与编程技术第9 章 有限状态机及其设计第10 章基于FPGA 的数字滤波器设计第11 章多种常用 的支持VHDL 的EDA 软件使用介绍第12 章VHDL 数字系统设计实践介绍第13 章和大学生电子设计赛题的VHDL 应用介绍第14 章全书列举了大量VHDL 设 计示例其中大部分经第12 章介绍的VHDL 综合器编译通过第13 章的程序绝大部分 都通过了附录介绍的EDA 实验系统上的硬件测试可直接使用书中还附有大量程序 设计和实验/实践方面的习题 本书可作为高等院校的电子工程通信工业自动化计算机应用技术电子对抗 仪器仪表数字信号处理图像处理等学科领域和专业的高年级本科生或研究生的VHDL 或EDA 技术课程的教材及实验指导也可作为相关专业技术人员的自学参考书(VHDL for engineers)
    2013-10-29 09:33:59下载
    积分:1
  • clz
    说明:  对于一串二进制数前置零的计数的Verilog程序(For a string of binary zero count Verilog pre-procedure)
    2021-03-31 21:29:08下载
    积分:1
  • PL_2FSK
    基于VHDl的2FSK调制!用的是altera的quartus11软件(Based on VHDl the 2FSK modulation)
    2012-12-13 17:20:54下载
    积分:1
  • jesd204_0_ex
    说明:  jesd204b接收部分程序和带仿真历程(Jesd204b receiving part program and simulation process)
    2020-11-26 14:49:31下载
    积分:1
  • new
    vivado2017.4下的串口通信的Verilog源码,一次传输8位,包括发送模块,接受模块,顶层模块(Verilog source code for serial communication under vivado 2017.4, which transmits 8 bits at a time, including sending module, receiving module and top module)
    2020-06-22 20:20:01下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载