ADPLL 行为模型

硬件描述语言HDL(Hardware Description Language)经典教程(Classic Verilog tutorials)

eda的入门学习课件，老师不错，内容页挺好的(eda learning files)

利用verilog编码，设计运动员反应测试时间的电路，共有三个输入，枪声、运动员和复位信号，另外，认为反应时间不可能小于200ms，因此当测量时间小于200ms时 会发出警报

采用STC89C52单片机的定时器以实现两路PWM波输出，占空比、频率可调(Microcontroller timer used to achieve STC89C52 two PWM wave output, duty cycle, frequency adjustable)

Cores are generated from Confluence a modern logic design language. Confluence is a simple, yet highly expressive language that compiles into Verilog, VHDL, and C

SRAM 读写实验，SRAM存储器的读写操作，Verilog源码有助于提高代码coding能力。使用例程。(SRAM write and read)

hdb3 using language VHDL(Indoor using VHDL language)

PIC单片机学习软件及其资料，入门到精通(PIC MCU learning software and its information, entry to proficiency)

PCI arbi verilog source code

资源描述 说明： 结绳模块(Pluse2Toggle): 负责延长待采样信号 同步模块(Synchronization)：负责双触发器锁存 解绳模块(Toggle2Pluse)： 负责将长信号转换成脉冲信号 支持信号从快时钟域到慢时钟域，也支持信号从满时钟域到快时钟域，