登录
首页 » Verilog » uart代码

uart代码

于 2022-04-07 发布 文件大小:6.22 MB
0 207
下载积分: 2 下载次数: 1

代码说明:

uart 串口 verilog 含testbench quartus工程 全双工 发送模块 接受模块

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 交通灯控制器
    模块
    2022-02-13 07:22:07下载
    积分:1
  • DE2_Default
    基于DE2开发板的VGA显示模块,仅供大家参考(DE2 development board based on the VGA display module, for your reference)
    2008-07-21 16:12:32下载
    积分:1
  • AD9226
    一个AD9226芯片的驱动,用FPGA写的。虽然简单,但是希望对各位有帮助(An AD9226 chip driver, FPGA written. Though simple, but I hope you will help)
    2013-09-05 01:47:36下载
    积分:1
  • 400rdm
    说明:  用于FPGA的学习,大家值得借鉴,可以好好学习一下(this is for fpga and you can use this.)
    2020-06-16 15:20:02下载
    积分:1
  • UART_prj_ViHDL
    vhdl project at sbu uni in iran uart
    2010-05-08 16:18:37下载
    积分:1
  • 对于功能的宽边测试阵列架构采用Verilog共享的逻辑
    应用背景当内置测试生成用于设计,可以划分为逻辑块,它是有利的确定测试具有相似特性的块组,并使用每个组中的块相同的内置测试生成逻辑。本文研究这一问题的一个内置的测试生成方法,产生功能的宽边的测试。功能的宽边的测试是重要的解决延迟故障检测及避免过大的功耗在测试中应用。本文讨论了测试生成的设计一组逻辑块,以及组的选择。关键技术并;宽边的功能测试[ 4 ]确保扫描状态是一个电路可以输入的状态在功能操作,或可到达状态。为宽边测试[ 5 ],他们在一个初始的时钟周期的两个时钟周期运行的电路扫描状态。这一结果在一二种模式测试中的应用。自状态扫描是一个可到达状态,2个模式测试需要的电路通过状态转换,保证在功能上是可行的运行。检测到的延迟故障也会影响到功能操作,目前的要求不超过那些可能在功能操作过程中。这减轻了过度测试所描述的类型在[ 1 ]中[ 3 ]。此外,在快速功能时钟的功耗功能的宽边测试周期不超过可能在功能操作。
    2022-10-29 12:55:03下载
    积分:1
  • rs_decode_31
    RS码的FPGA编码文件,QUARTUS工程(The RS codes FPGA encoded file, QUARTUS engineering)
    2013-03-11 19:21:46下载
    积分:1
  • spartan_6
    spartan6学习资料,官方资料,用户手册,包括5个主要文件(Spartan 6 Learning Materials, Official Materials)
    2020-06-17 19:00:01下载
    积分:1
  • CSCC标准下的RS码译码器的FPGA实现
    CSCC标准下的RS(255,223)码的译码器设计,采用verilog语言编程实现,在软件QUARTUS II 9.0环境下仿真通过,并在CYCLONE IV系列开发板调试通过。
    2022-03-24 22:23:12下载
    积分:1
  • FFT
    很好的fft学习程序感兴趣的同学可以看哈,下载一下。(it is very good )
    2012-04-04 16:00:42下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载