登录
首页 » Verilog » MIPS_32位

MIPS_32位

于 2022-04-01 发布 文件大小:276.04 kB
0 150
下载积分: 2 下载次数: 1

代码说明:

32位单周期校验码

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA
    FPGA设计中的时序分析及异步设计注意事项 (FPGA design timing analysis and design considerations for asynchronous)
    2011-08-15 22:02:50下载
    积分:1
  • NOC 模拟器
    < 跨度 style="font-size:12.0pt;line-height:115%;font-family:"color:#272525 ;"> 芯片网络 (NoC) 被认为是下一代支持大量的处理核心 SoC 的新范式。NoC 结合均匀 processorsconstructing 双核 NoC (MCNoC) 的想法是一种方法为特定的用途,如加密技术实现高 computationalthroughput。表演示范研究 usecryptography 标准多但很少讨论这种标准的 suitableNoC。本文的目的就是把没有复杂的虚拟信道或管道技术提供高吞吐量的数据加密标准 (DES) 计算的 practicalmethodology fpga 的硬件资源。结果指出,基于网格的 NoC 数据包与 DES 规范处理元素 (PE) 设计可以实现伟大业绩 overprevious 作品
    2023-06-05 20:55:03下载
    积分:1
  • Key-200893142940130
    说明:  关于地铁售票的一些功能 基于自动买票的VHDL设计程序 比较经典(Subway ticket on some of the features of the VHDL-based auto-buying classic design procedure)
    2008-10-07 18:16:54下载
    积分:1
  • shuzihongdianlu
    数字钟电路的实现,可以24小时计时,可调整时间!(Digital clock circuit implementation, a 24-hour timer, adjustable time!)
    2013-08-18 14:49:14下载
    积分:1
  • 固定长度 32 位乘法器
    32 位有符号乘法 33 周期中的,它可以轻松地提高到可变延迟乘数,可以计算出这个乘数。
    2022-07-15 11:53:06下载
    积分:1
  • SD_Controller_Verilog
    说明:  该程序包是SD卡/MMC卡控制器SDC的verilog语言包,它包括以下4部分:RTL源代码,测试平台,软件仿真文件,说明文件。(This source package is the SD card and MMC card controler model based on the Verilog language. It has the following 4 parts: RTL language, testbench, software simulating files and help document.)
    2021-04-05 17:39:03下载
    积分:1
  • 4x4-key
    4*4键盘小程序 两种算法内附检查LED(4* 4 keyboard applet containing two algorithms check the LED)
    2013-07-28 22:19:49下载
    积分:1
  • 16QAM调制与解调的FPGA实现
    该源代码是实现14路并行的16QAM的调制,以及解调,其中还包含测试文件,已经在altera FPGA上面实现了其正确性,可以直接拿来使用。
    2022-06-11 17:29:04下载
    积分:1
  • Modulation
    产生长度为100的随机二进制序列 发送载波频率为10倍比特率,画出过采样率为100倍符号率的BPSK调制波形(前10个比特) ,及其功率谱 相干解调时假设收发频率相位相同,画出x(t) 的波形,假设低通滤波器的冲激响应为连续10个1(其余为0),或连续12个1 (其余为0) ,分别画出两种滤波器下的y(t),及判决输出(前10个比特) 接收载波频率为10.05倍比特率,初相位相同,画出x(t) 的波形,假设低通滤波器的冲激响应为连续10个1,画出两种滤波器下的y(t),及判决输出(前20个比特) 采用DPSK及延时差分相干解调,载波频率为10倍比特率,画出a, b, c, d点的波形(前10个比特) DPSK及延时差分相干解调,载波频率为10.25倍比特率时,画出a, b, c, d点的波形(前10个比特) DPSK及延时差分相干解调,载波频率为10.5倍比特率时,画出a, b, c, d点的波形(前10个比特) (Produce random binary sequence of length 100 The transmission carrier frequency is 10 times the bit rate, draw a sampling rate of 100 times the symbol rate of the BPSK modulation waveform (first 10 bits), its power spectrum Coherent demodulation of assuming the same as the phase of the transmitting and receiving frequencies, and draw the waveform x (t), assuming that the impulse response of the low pass filter 10 consecutive 1 (the remainder is 0), or 12 consecutive 1 (the remainder is 0), y (t) is drawn under the two filters respectively, and the decision output (10 bits) The received carrier frequency is 10.05 times the bit rate, the same initial phase, draw the waveform x (t), assuming that the impulse response of the low pass filter of 10 consecutive 1, shown under two filter y (t), and decision output (20 bits) DPSK and delay differential coherent demodulation, the carrier frequency is 10 times the bit rate, draw a, b, c, d point of the waveform (first 10 bits) DPSK and delay)
    2020-12-14 08:19:14下载
    积分:1
  • DS28E01_final
    基于SHA-1算法和DS28E01加密芯片的FPGA系统设计,该上传文件为整个设计的系统文件。Quarter软件编程的Verilog程序,包含仿真调试界面。(Design of FPGA system based on SHA-1 algorithm and DS28E01 encryption chip。)
    2020-11-24 21:29:34下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载