-
留言簿：修改个人资料，站长可能删留言，解压：www.cctv.com
留言簿：修改个人资料，站长可能删留言，解压：www.cctv.com-book : revision of the personal information director may cut message, unpacked : www.cctv.com
- 2022-02-01 17:17:48下载
- 积分：1
-
带bevel线的静态控件
带bevel线的静态控件-The static control with beve line
- 2023-02-24 13:05:04下载
- 积分：1
-
快速排序，动态生成数组，然后通过算法实现排序
快速排序，动态生成数组，然后通过算法实现排序-Quick Sort, dynamic generation array, then sorting algorithm
- 2022-01-31 23:27:07下载
- 积分：1
-
This packet is a IS
This packet is a IS-95 baseband simulation for 1 data channel of 9.6 KBps rate. The simulation is written for static channel and AWGN noise.
- 2022-06-01 03:58:24下载
- 积分：1
-
在PC Xwindows远程登陆Unix上支持中文
在PC Xwindows远程登陆Unix上支持中文
-Xwindows remote PC Unix landing on Chinese support
- 2023-08-16 01:50:02下载
- 积分：1
-
时间控件，可以动态显示时间
时间控件，可以动态显示时间-time control, dynamic display time
- 2022-01-31 12:32:49下载
- 积分：1
-
在该..x
嗨
hi im kyk..x
your mname ooxos is oosuchecking your files
- 2022-02-15 01:57:01下载
- 积分：1
-
用数字二极管显示数字时间、浮点数、整数的控件
用数字二极管显示数字时间、浮点数、整数的控件-Digital LED display with digital time, floating point, integer control
- 2022-02-02 22:33:39下载
- 积分：1
-
关于线程池的实现!
包括C++,delphi,Java对线程的实现!
保证服务器能够良好的工作!...
关于线程池的实现!
包括C++,delphi,Java对线程的实现!
保证服务器能够良好的工作!- About line Cheng Chi realization! Including C, delphi, Java to
line regulation realization! Guarantees the server to be able the good
work!
- 2023-07-24 10:55:08下载
- 积分：1
-
时钟模块之一：二进制转BCD码verilog源代码FPGA advantage编程环境...
时钟模块之一：二进制转BCD码verilog源代码FPGA advantage编程环境-clock module : BCD switch binary source code Verilog FPGA advantage programming environment
- 2023-09-08 18:40:03下载
- 积分：1
