FPGA 视频录制

本工程实现了hdmi芯片的配置和驱动测试，可以选择性配置为1080P60,720p60，ddrmode等模式，1080p60和720p60格式的视频图像现在是主流格式，而ddrmode可以大大节省fpga上宝贵的管脚资源，本工程可选择性配置为444或422色彩空间模式，大家可以根据自己的需要，结合本代码中的配置数据和官方文档，进行自己的配置！我个人的代码会在本网站持续更新，希望大家多多关注，下期更新的将是基于verilog的Fat32文件系统的驱动！敬请期待！

verilog 教程 PPT版本 语法 结构 设计技巧等(Verilog tutorial PPT version)

说明：  通过循环读写DDR3内存，了解其工作原理和DDR3控制器的写法，由于DDR3控制复杂，控制器的编写难度高，这里笔者介绍XILINX的MIG控制器情况下应用，是后续音频、视频等需要用到SDRAM实验的基础。(Through reading and writing DDR3 memory circularly, we can understand its working principle and the writing method of DDR3 controller. Because of the complexity of DDR3 control, it is difficult to write the controller. Here, the author introduces the application of Xilinx's MIG controller, which is the basis of SDRAM experiment for subsequent audio and video.)

数字钟：实验中用到的小程序，用于万年历中的模块(Digital clock: a small program used in the experiment, the modules for calendar)

iic 总线 verilog 源代码 标准i2c总线， 有sda scl 时钟，频率自定(IIC bus standard Verilog source code i2c bus, has sda scl clock, the frequency of self-)

LCD1602显示源码，verilog编写，已在版上测试过！可输入字符串显示！！！！！！！！

说明：  verilog语言写的SPI接口,全同步设计,低门数,可以很容易应用到嵌入设计方案中.(Verilog language to write the SPI interface, all synchronous design, low gate count. it is very easy to use embedded design programs.)

Lab view using FPGA traing on lcd pannel

可实现两个4bit补码的加法及减法，有溢出提示(adder with overflow hint)

本模块适合所有红外接收端，使用时请注意修改地址码，要接收的就是识别用户码，代码里有标注，谢谢大家的支持！