RGMII测试程序

I2C MASTER DESIGNED by Verilog

同步fifo的调用程序，调用Quartus II 9.0 (32-Bit)中的fifo模块(Synchronous fifo calling program, call Quartus II 9.0 (32-Bit) in fifo module)

UVM就是通用验证方法学，是从OVM发展而来，由Mentor、Candence和Sysnopsys年联合推出的新一代验证方法学。UVM吸取了eRM(e验证方法学)、AVM、VMM、OVM等不同发法学的优点，以Systemverilog为基础建立了一个库向用户提供了一些可重用的类，减轻了项目间水平复用和垂直复用的工作量，同时提供了一套可靠的框架。这些代码作为示例

根据DDＲ3的特点和操作原理，利用MIG软件工具在Virtex－6系列FPGA中实现DDＲ3SDＲAM控制器的设计，并给出了硬件测试的结果,代码为verilog，通过仲裁机制完成设计，希望对学习fpga的人有帮助

AES TSAPI Retrieve Event in Non-blocking Mode

代码实现了一个根升余弦成型滤波器，2PAM信号通过此成型滤波器，并且匹配接收，画出了发送和接收波形，验证了代码的正确性。(The code designs a root raised cosine filter,2PAM signal transmitted through the filter and matched using the same filter, I plot the transmitted signal and received signal to verify the correctness of the code.)

I2C 作为一种非常通用的总线，其应用范围非常广泛，我们这里用FPGA 来做master 这种应用也非常少见，但是，我们这里要强调的是我们是通过它来学习一种接口的描述方法。 1.I2C_CTL.v 为顶层文件： 分别例化，I2C_WRITE  和 I2C_READ 两个模块。 其中因为 SDA 信号是双向信号，我们在子模块中没有定义inout 而是在顶层模块中才对此信号作三态处理。 2. 例程的功能是：产生 16 个数据（如上图起如数据是77，然后，78，79。。。。）一共16位数据一次性写入到EEPROM中。写完成后，延时100ms后启动读功能，读完16个数据后，通过串口以115200的波特率发出去。串口超级终端设置如下：baud：115200,；Hex显示，8bits数据位，1位停止位。

fpga usb接口系统设计实例,实现了usb通讯，控制相关器件完成高速数据采集，存储，数据处理。-fpga usb interface system design example, the realization of the usb communications, control-related devices to complete high-speed data acquisition, storage, data processing.

键盘按键消抖,短时间内的摁键键值采集，在规定时间内，如果存在按键的上升沿和下降沿，不予以采集，超过该时间，则采集为该键当前状态值

用Hspice实现一个三输入异或门，并分析其功耗和延时。(A three input XOR gate is implemented by Hspice, and its power consumption and delay are analyzed.)