登录
首页 » Verilog » SDRAM猝发读写Verilog程序

SDRAM猝发读写Verilog程序

于 2022-03-13 发布 文件大小:2.58 kB
0 203
下载积分: 2 下载次数: 1

代码说明:

应用背景使用Verilog编写的sdram猝发读写程序,经测试可使用,猝发读写长度为8,16位的sdram接口。可应用与图像接收和处理平台。关键技术采用猝发的方式读写sdram,使得sdram的频率大大提高,完全可以应用于图像等处理平台中。测试过完全没有问题。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • LCD1602-TEST
    利用verilog驱动LCD1602 本实验是用LCD1602显示英文。(LCD带字库)(//Use verilog driver LCD1602// video tutorial for all of us 21EDA e-learning board// The experiment is LCD1602 display in English. (LCD with font))
    2013-12-16 13:51:35下载
    积分:1
  • mult_16
    用verilog实现对三个16位数进行相加乘法器(Three 16-digit sum of the multiplier Verilog)
    2021-01-03 10:28:55下载
    积分:1
  • modelsim_gaosi
    说明:  用matlab将图片转成灰度图TXT,再通过verilog将数据导入FPGA中,采用高斯滤波算法来处理,再将处理后的图片数据导出到TXT中。(The image is transformed into gray-scale image TXT by MATLAB, and then the data is imported into FPGA by Verilog, processed by Gauss filter algorithm, and then the processed image data is exported to TXT.)
    2020-05-28 16:20:09下载
    积分:1
  • fpga的模拟信号发生器
    这是基于FPGAD的DDS(直接数字式频率合成器)信号发生器,使用的语言是硬件描述语言(Verilog),通过使用matlab生成的.mif文件,加载到ROM,IP核中,通过语言描述,可以产生频率和相位可调的模拟波形信号
    2022-09-19 16:30:04下载
    积分:1
  • 4
    说明:  通过监测工作状态实现带有IIC通讯功能的数据发送接收(to implement the sending and receiving data function of iic communication )
    2013-09-29 09:51:55下载
    积分:1
  • pipelined_fft_256
    说明:  256 点fft的verilog source codec以及testbench(256 point fft, with verilog source codec and testbench)
    2019-11-02 14:16:07下载
    积分:1
  • 1553B-BC-TEST
    1553B总线BC端的编程例子,做通了对于一个RT的测试。对于其他的RT测试和程序的例子原理相同。(The BC end of the 1553B bus programming examples)
    2020-12-06 21:29:21下载
    积分:1
  • verilog_DATA_displays
    使用verilog语言,滚动显示“verilog”字符串程序代码及相关说明(Using verilog language, scrolling display " verilog" string code and instructions)
    2014-01-16 10:49:55下载
    积分:1
  • Tun2CNk2
    FPGA实现DSP的Verilog 示例(FPGA realization of DSP-Verilog Example)
    2008-05-05 17:08:19下载
    积分:1
  • FPGA时序约束和timequest timing analyzer
    约束所有时钟(包括你的设计中特有的时钟)对准确的时序分析结果而言是必不可少的。Quartus II TimeQuest Timing Analyzer为各种各样的时钟配置和典型时钟提供许多SDC命令。(Constraining all clocks, including the clocks unique to your design, is essential for accurate timing analysis results. The Quartus II TimeQuest Timing Analyzer provides many SDC commands for a variety of clock configurations and typical clocks.)
    2018-06-06 08:26:22下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载