登录
首页 » Verilog » 32-bit ALU for the MIPS150 Processor using Verilog code

32-bit ALU for the MIPS150 Processor using Verilog code

于 2022-03-11 发布 文件大小:7.92 kB
0 160
下载积分: 2 下载次数: 1

代码说明:

&MIPS150处理器的32位ALU测试台请随意编辑此测试台以添加其他功能。请注意,此测试台仅测试ALU的正确操作,不会检查是否将正确的值多路传输到ALU的输入中。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • PC9054_1124
    基于FPGA的PCI9054 LOCALBUS总线接口(PCI9054 interface program based on FPGA)
    2015-04-07 09:44:02下载
    积分:1
  • 4ASKmod2
    讲述4ASK的原理并附有matlab调制解调的源码。。。。。。。。。。 注:原来上传的4ASKmod.zip不要下(The principle tells 4ASK together with modulation and demodulation matlab source. . . . . . . . . . Note: The original upload 4ASKmod.zip not down)
    2013-07-10 00:01:10下载
    积分:1
  • multiplexerr verilog test bench
    my code be helpful for someone, and in fact, do not download it
    2018-07-04 02:08:12下载
    积分:1
  • bayer_3RGB_interpolation
    一个基于FPGA用verilogHDL设计的bayer格式转RGB格式的模块,本人设计(a code used for bayer_3RGB_interpolation ,which based on FPGA by verilogHDL)
    2011-12-25 21:58:05下载
    积分:1
  • eetop.cn_FPGA数字信号处理实现原理及方法
    本书介绍基于FPGA实现数字信号处理的原理与方法,作为Xilinx公司相关课程的培训教材(The FPGA implementation of DSP principle & method.)
    2020-06-17 23:20:01下载
    积分:1
  • MAC_TxScheduler
    Ethernet MAC-MII interface of Transmit
    2014-02-15 00:35:25下载
    积分:1
  • FPGA基于verilog语言的pll数字锁相环
    应用背景pll数字锁相环在FPGA中具有很重要的作用,在提取信号同步时钟等方面都有应用。关键技术FPGA的PLL数字锁相环的实现基于verilog语言,采用鉴相器、滤波、数控振荡器、分频器的结构进行实现。
    2022-02-02 05:35:33下载
    积分:1
  • Carried-Phase-shift-SPWM
    基于FPGA的多电平载波移相SPWM方法实现(theCarried-Phase-shift SPWM method of Multi-Level converter based on FPGA)
    2015-05-26 09:38:49下载
    积分:1
  • Traffic-lights-at-the-crossroads
    一种十字路口交通灯在matlab环境中的实现源码(Traffic lights at the crossroads)
    2013-05-16 10:18:38下载
    积分:1
  • cmsdk_apb_timer
    说明:  关于计时器 verilog语言,采用arm架构的m3,可以直接应用于soc(About timer verilog language, USES the arm architecture of m3, can be directly applied to soc)
    2021-04-26 12:38:45下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载