H.264解码Verilog

说明：  用zynq实现片内的数模转换，基于最新的zynq平台(zynq xadc on FPGA arm)

说明：  针对XILINX 7系列FPGA 中MTG的驱动代码，代码的接口部分主要分为两个部分，一是控制DDR的DMA大小，选择读写，每次DMA的起始地址；二数据部分为AXIS。 已经在多个工程中使用。(For the driver code of MTG in XILINX 7 series FPGA, the interface part of the code is mainly divided into two parts, one is to control the DMA size of DDR, select read and write, the starting address of each DMA; the second data part is AXIS. It has been used in multiple projects.)

用VERILOG实现 交通灯控制，且运行正确，希望有帮助(Use VERILOG implementation traffic light control, and operation right, hope to have help)

实现可连续输入数据做三角函数变换处理，通过verilog代码实现，(It realizes triangular function transformation for continuous input data.)

低频数字式相位测量仪，数码管显示相位差，精度为0.1(Low frequency digital phase measuring instrument, digital pipe display phase difference )

说明：  八相移键控调制的Verilog程序，给出了各个子模块的程序，实现了信号调制。(Eight-phase shift keying modulation of the Verilog program, each module is given the procedures, the signal modulation.)

说明：  串口操作源代码，本代码采用veilog hdl语言编写，并经过本人多次验证。(source code, the code used veilog HDL language, and after I repeatedly verified.)

轴系测试程序，多通道输入输出，实现时域、频域、轴心轨迹、瀑布图等功能。(Shafting test program, multi-channel input and output, to achieve time domain, frequency domain, orbit, waterfall and other functions.)

使用FPGA实现UART收发。支持多种波特率。(Using FPGA to achieve UART transceiver.)

AES （高级加密标准） 是一种标准的加密算法。 它使用其定义自定义的子字节变换、 多项式乘法等进行加密。 请参阅附加的语言代码。 通过 Xilinx ISE 12 打开它。