登录
首页 » 嵌入式系统 » 处理器高效的硬件实现

处理器高效的硬件实现

于 2022-02-27 发布 文件大小:385.21 kB
0 190
下载积分: 2 下载次数: 1

代码说明:

中央处理单元、 内执行程序的计算机的硬件如果设计符合冯诺依曼体系结构,它包含至少一个算术逻辑单元 (ALU) 和处理器寄存器微处理器,常用的术语,任何集成电路 (IC),旨在执行指令特定于应用程序的集成电路 (ASIC)、 微处理器设计用于特定用例,而不是用于一般用途特定于应用程序的指令集处理器 (ASIP) 系统芯片设计中使用的组件图形处理单元 (GPU),为做专用的图形渲染计算设计的处理器物理处理单元 (PPU) 专用的微处理器设计来处理的物理计算数字信号处理器 (DSP),一个专门的微处理器,专门用于数字信号处理图像处理器,专门的 DSP 用于图像处理的数码摄像机、 移动电话或其他设备协处理器浮点单元网络处理器,专门针对网络的应用程序域的微处理器音频处理器,用于工作室和广播电台的微处理器多核心处理器,配有两个或更多独立 Cpu (称为"核心") 在同一芯片载体或同一块芯片上的单个组件

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • W5100 SPI变成
    资源描述代码是通过STM32通过SPI方式实现W5100网络控制器的自发自收
    2022-09-26 13:05:03下载
    积分:1
  • 一个利用中断修改后进行的A/D采集功能的使用软件.
    一个利用中断修改后进行的A/D采集功能的使用软件.-An interruption of the revised use of the A/D collection features the use of software.
    2022-11-23 06:00:02下载
    积分:1
  • stm32 音乐播放器
    应用背景在STM32F105和STM32F107互连型系列微控制器之前,意法半导体已经推出STM32基本型系列、增强型系列、USB基本型系列、互补型系列;新系列产品沿用增强型系列的72MHz处理频率。内存包括64KB到256KB闪存和 20KB到64KB嵌入式SRAM。新系列采用LQFP64、LQFP100和LFBGA100三种封装,不同的封装保持引脚排列一致性,结合STM32平台的设计理念,开发人员通过选择产品可重新优化功能、存储器、性能和引脚数量,以最小的硬件变化来满足个性化的应用需求。关键技术本实验将实现如下功能:开机先检测字库是否存在,如果检测无问题,则对VS1053进行RAM测试和正弦测试,测试完后开始循环播放SD卡MUSIC文件夹里面的歌曲(必须在SD卡
    2022-03-14 01:41:15下载
    积分:1
  • 智能家居项目zigbee实验协议栈按键操作源代码
    智能家居项目zigbee实验协议栈按键操作源代码 1、 修改SW_6所在IO口 /* SW_6 is at P0.4 */ #define HAL_KEY_SW_6_PORT P0 #define HAL_KEY_SW_6_BIT BV(4) //BV(1) 改到P0.4 #define HAL_KEY_SW_6_SEL P0SEL #define HAL_KEY_SW_6_DIR P0DIR 2、边缘触发方式 /* edge interrupt */ #define HAL_KEY_SW_6_EDGEBIT BV(0) #define HAL_KEY_SW_6_EDGE HAL_KEY_RISING_EDGE//HAL_KEY_FALLING_EDGE 改成上升缘触发
    2022-02-01 15:49:47下载
    积分:1
  • MINITGUI2. 0 applications, packets are MAKEFILE. can be used ARM
    这是一个MINITGUI2。0的应用程序,包内有MAKEFILE,可以用ARM-LINUX-GCC直接编译并且运行在LINUX嵌入式系统中,-MINITGUI2. 0 applications, packets are MAKEFILE. can be used ARM-Linux-direct GCC compiler and run on the Linux Embedded Systems,
    2022-03-21 20:31:56下载
    积分:1
  • A Tiny Microcontroller for FPGAs
    应用背景Abstract—Leros is a tiny microcontroller that is optimized for current low-cost FPGAs. Leros is designed with a balanced logic to on-chip memory relation. The design goal is a microcontroller that can be clocked in about half of the speed a pipelined on-chip memory and consuming less than 300 logic cells. The architecture, which follows from the design goals, is a pipelined 16-bit accumulator processor. An implementation of Leros needs at least one on-chip memory block and a few hundred logic cells. The application areas of Leros are twofold: First, it can be used as an intelligent peripheral device for auxiliary functions in an FPGA based system-on-chip design. Second, the very small size of Leros makes it an attractive softcore for many-core research with low-cost FPGAs.关键技术The smallest core is comparable to Leros and can be implemented
    2023-09-03 01:00:04下载
    积分:1
  • 125_1602液晶显示密码锁
    名称:液晶显示密码锁                 * *  晶振:12MHZ                            * *  修改:无                          * *  内容:第一行显示固定密码,第二行显示输入密码,密码输入完毕后会* *       有正确或者错误提示,为了演示方便,提示密码,输入密码部分 * *       也没有用星号代替。可以自行更换成星号 
    2023-02-04 00:35:04下载
    积分:1
  • lcd interfacing code full .
    lcd interfacing code full .
    2022-05-30 23:44:20下载
    积分:1
  • 一些UCGUI的实例,里面有EXE文件,可直接运行查看效果
    一些UCGUI的实例,里面有EXE文件,可直接运行查看效果
    2022-07-02 22:33:45下载
    积分:1
  • IIC读写的例子,符合标准协议的写法!
    IIC读写的例子,符合标准协议的写法!--Examples of IIC standard-compilant read/write operation.
    2022-05-07 22:00:19下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载