登录
首页 » VHDL » 8位7段LED显示源码,扫描显示,稳定高效

8位7段LED显示源码,扫描显示,稳定高效

于 2022-02-15 发布 文件大小:1.31 kB
0 146
下载积分: 2 下载次数: 1

代码说明:

8位7段LED显示源码,扫描显示,稳定高效-seven of the eight LED source, scanning, stable and efficient

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • bhas
    this is a vhdl program...
    2013-08-17 23:30:56下载
    积分:1
  • Based on 12 of the MAX502 chip DAC chips in parallel procedures, the use of FPGA...
    基于芯片MAX502的十二位并行DAC芯片的程序,利用FPGA中的ROM查表进行数据存储-Based on 12 of the MAX502 chip DAC chips in parallel procedures, the use of FPGA in the ROM look-up table for data storage
    2022-05-18 20:20:32下载
    积分:1
  • mc8051 a good learning materials in absolute authority of the official website
    mc8051 很好的学习资料 官网的绝对权威-mc8051 a good learning materials in absolute authority of the official website
    2022-09-20 10:05:03下载
    积分:1
  • traffic_lights
     交通灯控制器控制红(r)、绿(g)、黄(y)三种不同颜色的交通灯,这三种不同颜色灯的亮、灭分别由三个定时器(timer1、timer2、timer3)控制;  当某个定时器工作时,它所控制的交通灯亮,直到设定的定时时间到(该定时器状态由’0’变’1’),交通灯跳转到另一种状态;  clk是脉冲控制端(图中未标出);reset是异步复位端,复位状态为红色交通灯亮;  输出端r、g、y分别表示三种颜色交通灯的亮、灭状态。 ( traffic light controller control red (R), green (g), yellow (y) three different colors of traffic lights, three different colors of bright lights, off by three timer (Timer1, Timer2, Timer3 ) control  When a timer work, it controls the traffic lights, until the set timing (the timer status ' 0 ' for ' 1' ), traffic lights Jump to another state  clk is the pulse control terminal (not shown) reset is asynchronous reset terminal, the reset state for the red traffic lights  output terminal r, g, y represent the three colors of traffic lights bright, the off state.)
    2020-12-19 15:09:10下载
    积分:1
  • basic_cpu_mano_ise_vhdl
    morris mano basic vhdl code in ise
    2014-01-13 05:52:01下载
    积分:1
  • 数码管显示
    在FPGA EGO1的口袋平台上实现数码管滚动显示学号的功能(Rolling on the digital tube to display the school number)
    2021-04-17 10:08:52下载
    积分:1
  • PCI IP核vhdl源码,Xilinx原版
    PCI IP 核 Xilinx原版,很好用,国际知名公司Xilinx原版,值得信赖
    2023-05-01 04:45:04下载
    积分:1
  • 使用VHDL在CPLD上设计UART的一个项目
    使用VHDL在CPLD上设计UART的一个项目-VHDL design UART
    2023-05-10 12:20:04下载
    积分:1
  • 这是spi接口传输的一部分内容,本源码一共三部分,功能:spi接口的的实现即对外设的读写数据...
    这是spi接口传输的一部分内容,本源码一共三部分,功能:spi接口的的实现即对外设的读写数据-This is the spi interface transfer part of the contents of a total of three parts of this source, function: spi interface that the realization of the read and write data to the peripheral
    2022-01-30 17:08:30下载
    积分:1
  • 用VHDL编写的4、7、40、64、84计数器,可将程序中的具体数字设成任意值。...
    用VHDL编写的4、7、40、64、84计数器,可将程序中的具体数字设成任意值。-Using VHDL written 4,7,40,64,84 counter, you can program specific figures set to any value.
    2023-02-12 05:30:04下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载