网站首页

基于FPGA实现的符号乘法器

于 2022-02-14 发布文件大小:389.03 kB

 0  158

下载积分: 2 下载次数: 1

我要下载

代码说明：

应用背景符号乘法器实现5x5位乘法。这是一种类型的顺序执行独特的强烈计算。关键技术这是一种顺序；执行独特的强烈的符号计算…… ；；乘数；实现了5位乘法…

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

SPI接口的AD芯片配置
由FPGA模拟生成SPI接口时序，完成AD芯片的配置，AD芯片为ADI公司的ad9852，程序配置的较为详细，适合使用类似AD芯片开发者参考

2022-09-28 05:20:03下载

积分：1
RGB_Driver
串口收发程序，成功通过仿真，可以用来学习(Serial transceiver,It is successful through simulation and can be used to learn)

2020-10-28 14:00:00下载

积分：1
LMS
least mean square algo implemented on verilog

2017-11-01 05:01:56下载

积分：1
8b10b
8b10b编解码，用于光通信和千兆以太网，verilog编写，已验证(8b10b codec for optical communications and Gigabit Ethernet, verilog prepared Verified)

2021-01-27 09:48:41下载

积分：1
can-lite-vhdl-master
CAN VHDL Code. Behavioral implementation of CAN bus interface.

2021-01-19 21:48:41下载

积分：1
LaurentCPM
Laurent程序,用于CPM信号的调制,接收和分解,译码,以及判断(Laurent procedures for CPM modulation of the signal, and decomposition receiving, decoding, and to determine)

2013-08-16 01:32:40下载

积分：1
Noc
说明： credit base network on chip(network on chip (noc))

2020-06-19 11:40:02下载

积分：1
FPGA超声波测距数码管显示
超声波测距代码参考了网上的，数码管自己写的，我的是50mHz的晶振，测距不准可以自己修改一下。大佬勿喷。

2022-01-27 22:40:26下载

积分：1
shift_split_data
关于一个串行数据输入根据时序将数据分两路输出的程序 (on a serial data input timing will be based on output data using two procedures)

2006-07-04 09:40:55下载

积分：1
H264 IP 核心写的 Ve
精心编写H.264/AVC 基线解码器 IP 核心。可以在目录下找到用法说明： trunk/doc/nova_spec.doc 此外包含矢量文件。 Extremmely 容易理解。

2023-02-23 11:10:03下载

积分：1

696516资源总数
106914会员总数
0今日下载

基于FPGA实现的符号乘法器

0 个回复

热门标签

热门下载