应用MATLAB软件设计FIR数字滤波器，并对所设计的滤波器 进行仿真 应用DSP集成开发环境一CCS调试汇编程序，用TMs3加C5416来实现了FIR数字...

c8051F00x的pca的使用，以及同一系列的单片机的使用方法-c8051F00x the PCA, and to use the same set of methods of using SCM

MIDI文件结构分析及生成方法 本文分为三个部分： 第一部分：midi文件格式的说明 第二部分:常见MIDI码说明 第三部分:用自定义的格式写成文本文件,生成midi 文件的代码-MIDI file structure analysis and generation method of this article is divided into three parts: the first part: midi file format description Part II: common MIDI Code Description Part III: Using a custom written in text file format to generate a midi file code

设有n项独立的作业{1,2,…, n},由m台相同的机器加工处理。作业i所需要的处理时间为ti。约定：任何一项作业可在任何一台机器上处理，但未完工前不准中断处理；任何作业不能拆分更小的子作业。多机调度问题要求给出一种调度方案，使所给的n个作业在尽可能短的时间内由m台机器处理完。设计算法。 -Stand-alone operation with n items (1,2, ..., n), by m units the same machine processing. Job i the processing time required to ti. Convention: any one job can be processed on any machine, but does not pre-completion are not allowed to interrupt processing any operation can not be split smaller sub-operations. Multi-machine scheduling problem requires paper, a scheduling program, so that given the n-operation in the shortest possible time processed by m machines. Design algorithms.

FPGA的设计流程以及DSP设计,FPGA培训核心讲义，对开发FPGA的高级人员和初级人员都非常有用-FPGA design

低频信号发生器设计任务书 可供电子通信设计爱者练习制作-Low-frequency signal generator design book for the mission design of electronic communications are to practice making love

采用DM642DSP实现基于H_264的数字视频监控系统-DM642DSP realize H_264 based on the use of Digital Video Surveillance System

这也是一个很不错的技术文档 关于FPGA-This is a very good technical documentation on the FPGA

verilog hdl frectrl verilog hdl frectrl -verilog hdl frectrl

MAX II CPLD具有灵活的可编程接口，合并了分立的FLASH存储器件，能快速和容易地配置FPGA，DSP，ASIC等。本中文手册将让用户对CPLD有一个宏观的认识。-MAX II CPLD with a flexible programmable interface, the merger of the separation of FLASH memory, can quickly and easily configure the FPGA, DSP, ASIC, etc.. Chinese manual will allow users to have a macro on the CPLD awareness.

SONIX RP系统、技术指标、工作流程描述和详细规范